完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12490個 瀏覽:613094次 帖子:7844個
數(shù)字設(shè)計FPGA應(yīng)用:7系列FPGA xc7a35t
Xilinx Artix?-7 FPGA系列是一款高性價比FPGA, 提供高性能/功耗比, 高收發(fā)器線路速率, DSP處理, 集成AMS.
【紫光同創(chuàng)國產(chǎn)FPGA教程】【第二十一章】AD9767雙通道三角波產(chǎn)生例程
例程中提供了AN9767模塊的DA測試程序,通過AN9767模塊來實現(xiàn)三角波信號的輸出。 三角波測試程序是通過在FPGA中產(chǎn)生一個計數(shù)模塊,然后把計數(shù)...
2021-03-10 標(biāo)簽:fpga示波器數(shù)模轉(zhuǎn)換器 1.2萬 0
卷積神經(jīng)網(wǎng)絡(luò) (CNN) 已成為圖像分類的首選解決方案
LPC802是NXP推出的一款性價比很高的微處理器,具有EEPROM結(jié)構(gòu)的Flash,開關(guān)矩陣等,可以滿足大部分低端應(yīng)用。
在我們剛開始學(xué)習(xí)FPGA的時候,我們一般都是將編譯后生成的.sof文件(針對于Altera器件)通過JTAG方式下載到FPGA內(nèi)部,但是我們會發(fā)現(xiàn),給F...
2018-05-23 標(biāo)簽:FPGA 1.2萬 0
利用FPGA實現(xiàn)DDS技術(shù)實際任意波形發(fā)生器
DDS( Direct Digital Sy nthesis) 的概念由美國學(xué)者J. T ier ncy、C. M. Rader 和B. Gold 在1...
多采樣率數(shù)字濾波器的抽取和內(nèi)插過程 多速率濾波器的Matlab實現(xiàn)
很明顯從字面意思上可以理解,多采樣率嘛,就是有多個采樣率唄。前面所說的FIR,IIR濾波器都是只有一個采樣頻率,是固定不變的采樣率,然而有些情況下需要不...
2022-05-12 標(biāo)簽:fpgamatlab數(shù)字濾波器 1.2萬 0
關(guān)于PIC和FPGA的區(qū)別及優(yōu)缺點總結(jié)
FPGA是邏輯門器件,可以配置成為并行邏輯模塊。FPGA最大優(yōu)點是并行處理。例如構(gòu)建一百個與非門,F(xiàn)PGA可以在一個周期同時完成信號輸出。PIC是con...
采用Zynq UltraScale+MPSoC進行基于軟件的創(chuàng)造性應(yīng)用開發(fā)
ZCU104 評估套件可幫助設(shè)計人員為監(jiān)控、高級駕駛員輔助系統(tǒng) (ADAS)、機器視覺、增強實境 (AR)、無人機和醫(yī)學(xué)成像等嵌入式視覺應(yīng)用快速啟動設(shè)計...
設(shè)計過FPGA的原理圖,看FPGA的手冊,說管腳的分配問題,如時鐘管腳要用GC類管腳,而且單端時鐘輸入時要用P類型的管腳,不能用N類型管腳等等。
2017-02-11 標(biāo)簽:FPGA 1.2萬 0
PCI Express 是用來互聯(lián)計算機和外圍設(shè)備的高速接口總線,是一種能夠應(yīng)用于移動設(shè)備,臺式電腦,工作站,服務(wù)器,嵌入式計算機和通信平臺等。
當(dāng)FPGA 80年代出現(xiàn)后,很快就變成了各家數(shù)字芯片公司開發(fā)的必需品,沒有FPGA之前,數(shù)字芯片開發(fā)出來只能直接在晶圓廠投片,如果設(shè)計時存在一些問題和隱...
以單片機和 FPGA構(gòu)成的最小系統(tǒng)為控制核心,由寬帶放大模塊,比較整形模塊,頻率、相位差測量模塊等模塊構(gòu)成。在FPGA內(nèi)采用等精度測頻法測出頻率和周期,...
基于EDA技術(shù)的數(shù)字頻率計的設(shè)計
EDA技術(shù)是以大規(guī)模可編程邏輯器件為設(shè)計載體,以硬件語言為系統(tǒng)邏輯描述的主要方式,以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具,通過...
2011-09-27 標(biāo)簽:FPGAEDA數(shù)字頻率計 1.2萬 0
基于verilog的FPGA中上電復(fù)位設(shè)計
在實際設(shè)計中,由于外部阻容復(fù)位時間短,可能無法使FPGA內(nèi)部復(fù)位到理想的狀態(tài),所以今天介紹一下網(wǎng)上流行的復(fù)位邏輯。
在QuartusII開發(fā)平臺上實現(xiàn)基于FPGA的音樂演奏電路的設(shè)計
應(yīng)用VHDL硬件描述語言,設(shè)計一個樂曲硬件演奏電路,它能將一首預(yù)先設(shè)置存儲好的樂曲自動播放出來,除此之外,也能夠通過按鍵的方式輸入音符,使其具備簡易電子...
一文解讀FPGA設(shè)計者的5項基本功及設(shè)計流程
本文首先介紹了FPGA發(fā)展由來,其次介紹了FPGA的硬件設(shè)計技巧及FPGA設(shè)計者的5項基本功,最后介紹了FPGA設(shè)計流程及工程師FPGA設(shè)計心得體會。
2018-05-31 標(biāo)簽:FPGA 1.2萬 0
基于數(shù)字特征的識別算法設(shè)計實現(xiàn)
基于數(shù)字特征的識別算法其核心是通過對數(shù)字的形狀以及結(jié)構(gòu)等幾何特征進行分析與統(tǒng)計,通過對數(shù)字特征的識別從而達到對圖像中數(shù)字的識別。
關(guān)于FPGA和ASIC的區(qū)分和應(yīng)用
ASIC芯片一旦流片功能就無法改變,基本專片專用。而FPGA可配置特性就可以應(yīng)用在功能會改變的場合,例如,原型驗證,ASIC設(shè)計過程中會使用到FPGA來...
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評估套件詳細(xì)內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無線電平臺,在一款芯片內(nèi)集成射頻直采數(shù)據(jù)轉(zhuǎn)換器、單芯片軟決策前向糾錯核(SD-FEC...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |