完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 可編程邏輯
邏輯器件可分為兩大類 – 固定邏輯器件和可編程邏輯器件。正如其命名一樣,固定邏輯器件中的電路是永久性的,它們完成一種或一組功能 —— 一旦制造完成,就無法改變。
文章:475個(gè) 瀏覽:44699次 帖子:73個(gè)
FPGA簡(jiǎn)單門電路怎么實(shí)現(xiàn)?
verilog實(shí)現(xiàn)反相器,2輸入與門、2輸入或門、2輸入與非門、2輸入或非門、2輸入異或門、2輸入同或門;
因此,要想學(xué)好FPGA,你得用硬件的思維方式來編寫代碼,注重FPGA的系統(tǒng)結(jié)構(gòu)設(shè)計(jì),好的系統(tǒng)結(jié)構(gòu)設(shè)計(jì)會(huì)帶來質(zhì)的飛躍,這就告訴我們RTL Coding其實(shí)...
Python編程中犯的三種錯(cuò)誤,讓你浪費(fèi)一下午時(shí)間
為了讓初學(xué) Python 的程序員避免犯同樣的錯(cuò)誤,以下列出了我學(xué)習(xí) Python 時(shí)犯的三種錯(cuò)誤。這些錯(cuò)誤要么是我長(zhǎng)期以來經(jīng)常犯的,要么是造成了需要幾...
想盡快上手FPGA,F(xiàn)PGA開發(fā)流程了解一下
代碼設(shè)計(jì)完成后,最好先使用開發(fā)工具進(jìn)行語法檢測(cè),之后進(jìn)行功能仿真,此處仿真不涉及時(shí)序上的延時(shí)。仿真工具首推ModelTech公司的ModelSim,也可...
FPGA具有豐富的硬件計(jì)算單元以及分布式并行內(nèi)存,其他芯片只有非常有限的計(jì)算資源,比如CPU只有幾個(gè)高性能ALU,另外其他芯片一般使用一個(gè)共享內(nèi)存,在任...
狀態(tài)機(jī)和組合邏輯的冒險(xiǎn)競(jìng)爭(zhēng)淺析
有限狀態(tài)機(jī)(Finite State Machine, FSM),根據(jù)狀態(tài)機(jī)的輸出是否與輸入有關(guān),可分為Moore型狀態(tài)機(jī)和Mealy型狀態(tài)機(jī)。Moor...
2018-06-25 標(biāo)簽:組合邏輯可編程邏輯狀態(tài)機(jī) 4191 0
基于FPGA的PCIe設(shè)備如何才能滿足PCIe設(shè)備的啟動(dòng)時(shí)間的要求?
根據(jù)PCIe的協(xié)議,當(dāng)設(shè)備啟動(dòng)后,PCIe設(shè)備必須滿足啟動(dòng)時(shí)間的要求,即上電后100ms內(nèi),完成PCIe設(shè)備的初始化。如果不能滿足PCIe設(shè)備啟動(dòng)時(shí)間的...
可擴(kuò)展處理平臺(tái)Zynq的啟動(dòng)過程
BootROM在POR復(fù)位后經(jīng)過硬件啟動(dòng)后自動(dòng)運(yùn)行,也可在非POR復(fù)位后直接運(yùn)行(不經(jīng)過硬件啟動(dòng)),其內(nèi)容固化在內(nèi)部ROM中,不能修改,主要初始化MMU...
通過消除繁瑣的駕駛動(dòng)作,輔助駕駛還可提供更高的舒適水平。例如,傳統(tǒng)的巡航控制允許司機(jī)設(shè)定一個(gè)固定的行駛速度,同時(shí)在需要時(shí)可手動(dòng)控制。而現(xiàn)在的汽車則提供自...
Xilinx的7系列FPGA高速收發(fā)器:TX發(fā)送端的介紹
每一個(gè)收發(fā)器擁有一個(gè)獨(dú)立的發(fā)送端,發(fā)送端有PMA(Physical Media Attachment,物理媒介適配層)和PCS(Physical Cod...
FPGA和ASIC之間界限正在模糊,F(xiàn)PGA為未來的ASIC提供設(shè)計(jì)架構(gòu)
該系列器件現(xiàn)在包括從基本的可編程邏輯一直到復(fù)雜的SoC。在各種應(yīng)用領(lǐng)域(包括汽車,AI,企業(yè)網(wǎng)絡(luò),航空航天,國(guó)防和工業(yè)自動(dòng)化等)中,F(xiàn)PGA可以使芯片制...
如圖所示為由PGA103構(gòu)成的可編程增益儀表放大電路。該電路采用PGA205與PGA103的級(jí)聯(lián)方式,因此放大器總的增益為兩個(gè)放大器增益之積,即G=G1...
2018-06-15 標(biāo)簽:電路設(shè)計(jì)模擬設(shè)計(jì)可編程邏輯 3693 0
一個(gè)SDSoC設(shè)計(jì)開發(fā)流程需要哪些步驟呢?
SDSoC將自動(dòng)執(zhí)行那些通過PL(可編程邏輯)加速的功能,其他功能保留在PS(處理器系統(tǒng))中。SDSoC也將自動(dòng)生成軟/硬件之間的連接和DataMove...
可編程邏輯器件改變數(shù)字系統(tǒng)設(shè)計(jì)方法
可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路,它可以由用戶來進(jìn)行編程和進(jìn)行配置,利用它可以解決不同的邏輯設(shè)...
2018-06-13 標(biāo)簽:pld可編程邏輯數(shù)字系統(tǒng)設(shè)計(jì) 1820 0
電氣自動(dòng)化和過程自動(dòng)化及自動(dòng)檢測(cè)領(lǐng)域常常用到頻率電壓變換器F/V,需要將頻率信號(hào)轉(zhuǎn)換為電壓信號(hào)。F/V變換器的實(shí)現(xiàn)方法一般有3種:一是基于專用F/V轉(zhuǎn)換...
利用FPGA的可編程性和Java平臺(tái)良好的移植性的嵌入式系統(tǒng)平臺(tái)
傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)的主要目標(biāo)是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的,特定的功能。對(duì)這樣的系統(tǒng)來說,ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮 的:...
用FPGA來實(shí)現(xiàn)控制電阻的提供的設(shè)計(jì)過程
本文介紹了用FPGA來實(shí)現(xiàn)控制電阻的提供,用軟件的方式來設(shè)計(jì)硬件,設(shè)計(jì)過程中可用有關(guān)軟件進(jìn)行各種仿真,同時(shí)整個(gè)系統(tǒng)可集成在一個(gè)芯片上,體積小、功耗低,可...
基于CPLD的可編程高精度CCD信號(hào)發(fā)生器的設(shè)計(jì)方案
CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來的新型半導(dǎo)體 器件。目前CCD作為光電傳感器由于其具有體...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |