PCIE(PCI express)是用來互聯(lián)諸如計(jì)算機(jī)和通信平臺(tái)應(yīng)用中外圍設(shè)備的第三代高性能I/0總線。PCIE體系結(jié)構(gòu)繼承了第二代
2010-10-08 10:19:41
1894 
現(xiàn)在大規(guī)模FPGA的bitstream比較大導(dǎo)致板卡從上電到FPGA配置完成的時(shí)間遠(yuǎn)遠(yuǎn)超過100MS的要求，從而電腦端無法正常識(shí)別到PCIE設(shè)備。為此Xilinx的PCIE Tandem功能是專為滿足PCIe設(shè)備在100ms之內(nèi)枚舉起來要求而設(shè)計(jì)的。
2022-08-02 08:03:432455 
嗨，我正在嘗試使用KC705板進(jìn)行PCIE RC和端點(diǎn)測試。1）我將把PCIE RC控制器IP設(shè)計(jì)和FPGA PCIE PHY放在FPGA中。2）我將在FPGA中放置另一個(gè)PCIE端點(diǎn)控制器IP
2020-07-26 13:06:25
您好，
TMDXEVM6678 評(píng)估板+ pcie 轉(zhuǎn)接卡，評(píng)估板開關(guān)撥至pcie啟動(dòng)，插在不同的主機(jī)，發(fā)現(xiàn)有的型號(hào)電腦能檢測到設(shè)備，有些型號(hào)電腦無法檢測到設(shè)備。請(qǐng)問我該修改哪些寄存器配置讓無法檢測到設(shè)備的主機(jī)能夠檢測到設(shè)備。是否有相關(guān)的寄存器適應(yīng)不同類型主機(jī)？
謝謝
2018-06-21 07:45:09
6678的pcie和fpga的pcie? TX和RX需要交叉接么？DSP的TX接到FPGA的rx,DSP的RX接到FPGA的TX？
?
2018-06-21 15:49:12
、PCIeX163、支持半長卡和全長卡4、4U 19英寸的標(biāo)準(zhǔn)機(jī)架式機(jī)箱 二、應(yīng)用場景：1、基于GPU的高性能并行計(jì)算節(jié)點(diǎn)2、FPGA計(jì)算加速擴(kuò)展3、高性能3D圖形圖像渲染系統(tǒng)4、Pcie 總線和設(shè)備外擴(kuò)展
2017-07-13 17:19:15
開發(fā)環(huán)境：windows開發(fā)平臺(tái)：QT5.11.31.PCIE上位機(jī)測試過程FPGA將數(shù)據(jù)傳到芯片中，通過pcie再將芯片算完的數(shù)傳給上位機(jī)。目標(biāo)：1.實(shí)現(xiàn)上位機(jī)的速度測試，經(jīng)測試pcie的傳輸速度
2019-12-26 10:27:19
開發(fā)環(huán)境：windows開發(fā)平臺(tái)：QT5.11.31、PCIE上位機(jī)測試過程FPGA將數(shù)據(jù)傳到芯片中，通過pcie再將芯片算完的數(shù)傳給上位機(jī)。目標(biāo)：1.實(shí)現(xiàn)上位機(jī)的速度測試，經(jīng)測試pcie的傳輸速度
2022-01-13 16:44:54
`PCIE總線的FPGA設(shè)計(jì)方法`
2015-10-30 14:30:52
PCIe-9110IM 是一款兼容 PCI Express r1.0a 規(guī)范的單 CAN 口 PCIe-CAN 通訊接口卡。PCIe-9110IM 接口卡支持 PCI Express 多功能設(shè)備外圍
2022-10-31 06:11:43
在DSP上運(yùn)行的代碼量很大，過程繁瑣。
請(qǐng)問有沒有方法將DSP程序直接在DSP上自啟動(dòng)，不需要通過Host? PC發(fā)送。我想是否能實(shí)現(xiàn)板卡能通過PCIe模式啟動(dòng)時(shí)，自動(dòng)加載flash中的DSP程序？？
當(dāng)然只要有方法能滿足 將DSP中的數(shù)據(jù)通過PCIE傳輸至Host? PC即可！
多謝大家！
2018-06-19 05:08:19
x86處理器如何處理MSI-X中斷請(qǐng)求PCIe設(shè)備發(fā)出MSI-X中斷請(qǐng)求的方法與發(fā)出MSI中斷請(qǐng)求的方法類似，都是向Message Address所在的地址寫Message Data字段包...
2022-02-16 06:36:23
的主動(dòng)狀態(tài)電源管理(ASPM)。一般來說，無論是系統(tǒng)驅(qū)動(dòng)端硬件（RC）還是設(shè)備硬件（EP）都可以通過檢測pcie鏈路上的空閑時(shí)間，然后啟動(dòng)電源狀態(tài)轉(zhuǎn)移。有兩種低功率鏈路狀態(tài):L0s，也叫L0
2021-12-28 06:18:35
的主動(dòng)狀態(tài)電源管理(ASPM)。一般來說，無論是系統(tǒng)驅(qū)動(dòng)端硬件（RC）還是設(shè)備硬件（EP）都可以通過檢測pcie鏈路上的空閑時(shí)間，然后啟動(dòng)電源狀態(tài)轉(zhuǎn)移。有兩種低功率鏈路狀態(tài):L0s，也叫L0 st...
2022-01-03 08:00:09
embededendpoint（這種設(shè)備對(duì)外不出PCIe接口）。這么多的設(shè)備，CPU啟動(dòng)后要怎么去找到并認(rèn)出它們呢？Host對(duì)PCIe設(shè)備掃描是采用了深度優(yōu)先算法，其過程簡要來說是對(duì)每一個(gè)可能的分支路徑深入到
2021-05-25 09:22:48
大佬們通過pcie延長線連接主板pcie插槽和板子上的金手指pcie代碼燒到板子里重啟電腦了但設(shè)備管理器其他設(shè)備沒出現(xiàn)PCI內(nèi)存控制器是什么原因呀救救孩子
2023-05-22 09:49:27
Hi ?各位管理好
咨詢下，我使用STK 6657 中的 PCIE_test 例程進(jìn)行PCIE通信測試， 6657作為RC端口， pcie外接設(shè)備
在代碼中有
2018-06-21 18:49:04
獨(dú)有的一些Capability結(jié)構(gòu)。PCIe總線規(guī)范要求其設(shè)備必須支持Capabilities結(jié)構(gòu)。在PCIe總線的基本配置空間中，包含一個(gè)Capabilities Pointer寄存器，上圖的0x34
2022-08-16 15:45:06
嗨論壇，我們在我們自己的載板上使用 Variscite 的 i.MX7D SoM。模塊上的 SoC 無法啟動(dòng)，因?yàn)槲覀兊陌遄記]有 100 MHz外部 PCIe 參考時(shí)鐘，并且內(nèi)核掛起并顯示以下
2023-04-23 08:03:17
我在LS1043A開發(fā)板上J12接口接上pcie接口設(shè)備，系統(tǒng)啟動(dòng)后，執(zhí)行l(wèi)spci，沒有知道設(shè)備被識(shí)別請(qǐng)問這是什么問題？需要怎么配置？謝謝
2022-01-05 06:49:29
RK3588的PCIE設(shè)置為EP模式設(shè)備樹和defconfig需要怎么修改呀？
2023-04-21 11:16:59
插入機(jī)箱時(shí)能夠查到PCIE設(shè)備，但是不使用擴(kuò)展板，直接將插針式連接器插入機(jī)箱則無法識(shí)別。想問一下是耦合電容的問題嗎，或者其他什么原因？
pcie連接器原理圖如下
2023-05-16 11:07:40
參考。1.“使用出廠鏡像啟動(dòng)時(shí)發(fā)現(xiàn)無法正常啟動(dòng)”問題描述——客戶自制底板去掉PCIe燒錄出廠鏡像，啟動(dòng)時(shí)出現(xiàn)的卡死信息：?編輯切換為居中添加圖片注釋，不超過 140 字（可選）產(chǎn)生原因——PCIe
2022-09-15 17:04:06
參考。1.“使用出廠鏡像啟動(dòng)時(shí)發(fā)現(xiàn)無法正常啟動(dòng)”問題描述——客戶自制底板去掉PCIe燒錄出廠鏡像，啟動(dòng)時(shí)出現(xiàn)的卡死信息：?編輯切換為居中添加圖片注釋，不超過 140 字（可選）產(chǎn)生原因——PCIe
2022-08-20 14:18:43
/class/pci_epc 中使用 pcie 端點(diǎn)控制器，并在根復(fù)合體端 (x86) 上使用 lspci 和 pcitest 測試接口。
問題是，PCIe端點(diǎn)控制器設(shè)備不存在（/sys/class
2023-06-09 08:23:25
FPGA實(shí)現(xiàn) PCIE 端點(diǎn)設(shè)備，我該如何實(shí)現(xiàn)這樣一個(gè)功能，PC發(fā)送一條消息（比如一個(gè)存儲(chǔ)器寫事務(wù)），然后FPGA用戶邏輯獲得這個(gè)事務(wù)包里的內(nèi)容進(jìn)行相關(guān)操作，比如把一個(gè)LED點(diǎn)亮。已知在設(shè)計(jì)例程中
2016-03-12 10:48:22
實(shí)際上有時(shí)會(huì)出現(xiàn)日志下的問題
但是現(xiàn)在，當(dāng)我嘗試啟動(dòng)時(shí)，問題總是出現(xiàn)。
是什么原因 ？？
bsp: binaries_auto_linux_bsp28.0_s32g274
U-Boot
2023-05-06 08:10:59
求教：應(yīng)用環(huán)境：主機(jī)：x86型CPU主板操作系統(tǒng)：win xp設(shè)備：IDT生產(chǎn)的PCIE-SRIO橋片 TSI721總線：PCIE 2.0問題描述：1、windows啟動(dòng)后，用windriver
2015-12-13 11:30:32
項(xiàng)目名稱：FPGA PCIe信號(hào)拆分應(yīng)用領(lǐng)域：計(jì)算機(jī)參賽計(jì)劃：利用FPGA的并行資源，實(shí)現(xiàn)在不使用plx硬核芯片的情況下對(duì)PCIe信號(hào)的拆分。具體有效帶寬視開發(fā)板資源而定。使用FPGA相較于使用硬核
2021-05-12 18:05:46
，那就很容易把pcie協(xié)議理解徹透徹，當(dāng)然這里狹義指的是上層交互的TLP協(xié)議，數(shù)據(jù)鏈路層和物理層更復(fù)雜的事情是硬核做的，用起來PCIE并不需要深入了解。
如何使用紫光PCIE，首先FPGA端需要一個(gè)
2023-11-17 14:35:30
嗨，PCIe-Spec定義在穩(wěn)定供電后100ms，PCIe設(shè)備必須為鏈路訓(xùn)練做好準(zhǔn)備。使用7系列Zynq設(shè)備無法達(dá)到此時(shí)間。我使用了兩種方法來減少啟動(dòng)時(shí)間： - 優(yōu)化FSBL以達(dá)到SPI控制器的最大
2020-06-09 16:42:15
小弟最近在研究PCIE的系統(tǒng)結(jié)構(gòu)。有一點(diǎn)想不明白。如果一個(gè)CPU外掛一個(gè)系統(tǒng)內(nèi)存DDR，同時(shí)一片FPGA通過PCIE接口連接CPU，CPU做為Host主橋，FPGA做為PCIE設(shè)備。那么根據(jù)PCIE
2016-04-06 16:24:36
剛接觸PCIe，想用PCIe口與PC通信，EP模式。把板子插到PC上之后，通過windriver能查看到TI設(shè)備，但是用PCItree不能看到，這樣正常嗎？我運(yùn)行的程序
2018-08-07 08:28:19
本人想問下，FPGA的介紹中有些事說帶有PCIe硬核的，那么這個(gè)FPGA直接購買后就可以使用這個(gè)硬核完成PCIE功能了嗎？不再需要購買其他什么許可文件之類的東西了嗎？ 這點(diǎn)不是很清楚，順便問一下帶有這中硬核的FPGA大概要多少錢呢？
2012-12-12 17:52:08
FPGA pcie dma測試
流程：金手指和電腦連接之后，先加載程序，pc重啟；
現(xiàn)象：pc無法開機(jī)。
FPGA pcie x8，pc x16，直接連接上去的
請(qǐng)問這是什么情況呀，為什么電腦開不了機(jī)呢？
2023-09-13 18:21:28
我們可以將多個(gè) PCIe 設(shè)備 (IC) 連接到一般的單個(gè) PCIe 控制器（在我們的案例中更具體地說是 NXP LS20xxA 處理器）嗎？
例如，將四個(gè)不同的 PCIe x1 設(shè)備 (IC
2023-05-05 07:35:41
個(gè)PCIE SSD+1個(gè)級(jí)聯(lián)擴(kuò)展，是穩(wěn)定、高性能的PCIe擴(kuò)展基礎(chǔ)設(shè)備。 基于12槽PCIE擴(kuò)展塢知識(shí)資料.zip [/tr]
2018-07-09 09:24:53
PCIe是什么？有什么核心優(yōu)勢？Xilinx的PCIe端點(diǎn)模塊的顯著優(yōu)勢包括哪些？基于Virtex-5 LXT FPGA的PCIe端點(diǎn)該怎樣去設(shè)計(jì)？
2021-05-26 06:39:11
PCIe總線通信過程是怎樣的？是什么原理？如何利用PCIe DMA總線實(shí)現(xiàn)一個(gè)基于FPGA的PCIe 8位數(shù)據(jù)采集卡？
2021-09-17 07:16:03
嗨，我正在使用超大規(guī)模的FPGA板。我可以通過DMA子系統(tǒng)IP和DDR控制器IP將數(shù)據(jù)從PC傳輸?shù)紻DR。我打算在FPGA中進(jìn)行一些處理，然后更新數(shù)據(jù)，以便PC可以讀取。如何通過PCIe指示PC處理
2020-05-08 09:40:04
了主機(jī)枚舉PCIE設(shè)備的時(shí)間。通過測試，LSSM_STATE！=0x11的時(shí)間要比PCIEXpress_PM_INT中斷早，差不多早200us左右。為什么會(huì)出現(xiàn)上述情況呢？硬件情況如下：2個(gè)dsp 6670通過PCIE switch與主機(jī)相連。
2018-06-25 03:06:56
需求：兩塊fpga互聯(lián)，兩塊fpga分別模擬成特定的pcie設(shè)備，兩個(gè)設(shè)備通過serdes總線互聯(lián)通信，fpga僅僅只要模擬特定的設(shè)備就可以，不需要負(fù)載的邏輯，提供簡單的讀寫，dma，中斷等功能。高價(jià)尋高手，請(qǐng)各位多幫忙啊。
2019-02-11 15:31:02
我有一個(gè)問題，我必須在使用JTAG將位文件下載到FPGA后重新啟動(dòng)計(jì)算機(jī)。否則，我無法使用PCIE讀取寄存器或與PCIE接口有關(guān)的任何內(nèi)容。我該怎么做才能改善我的情況？謝謝。
2020-06-02 15:56:26
Xilinx生成的
PCIE核（如xapp1052），如果要使用的話，是必須要自己用C語言編寫控制程序么？對(duì)于EDK的
PCIE工程（xapp1030），應(yīng)該在SDK中編寫C驅(qū)動(dòng)就行了吧，還是說也需要另外編寫應(yīng)用程序？ 以上是一些關(guān)于
PCIE我拿不準(zhǔn)的地方，希望大家能夠抽
時(shí)間看看，給我一些提點(diǎn)，謝謝?。。?/div>
2015-06-25 19:21:35
并不理想。本文將討論如何使用一個(gè)多點(diǎn)信號(hào)來分配PCIe時(shí)鐘，而且仍滿足PCIe第二代規(guī)范嚴(yán)格的抖動(dòng)要求。
2019-09-26 07:56:41
我很想學(xué)習(xí)WDM PCIE驅(qū)動(dòng)開發(fā)，但是我沒有PCIE設(shè)備，請(qǐng)問有什么推薦的呢？求前輩指點(diǎn)迷津!!!
2022-09-30 07:43:20
我配置了一個(gè)PCIe端點(diǎn)示例設(shè)計(jì)，但是我在bitfile編程后找不到Ubuntu中的PCIe設(shè)備。任何人都有ZCU106的示例設(shè)計(jì)？非常感謝！
2019-10-21 09:18:09
參考。1.“使用出廠鏡像啟動(dòng)時(shí)發(fā)現(xiàn)無法正常啟動(dòng)”問題描述——客戶自制底板去掉PCIe燒錄出廠鏡像，啟動(dòng)時(shí)出現(xiàn)的卡死信息：產(chǎn)生原因——PCIe影響了啟動(dòng)，需要在設(shè)備樹里把跟PCIe有關(guān)的功能關(guān)閉
2022-08-20 13:48:33
將這兩塊板卡插入主機(jī)PCIE Switch，通過主機(jī)CPU驅(qū)動(dòng)程序?qū)蓧KPCIE設(shè)備進(jìn)行配置，實(shí)現(xiàn)兩個(gè)設(shè)備的聯(lián)通，可以將USB3.0讀入的數(shù)據(jù)搬到FPGA的RAM里。這種方案可行嗎？2.直接用PCIE Cable將兩設(shè)備連接，FPGA直接對(duì)PCIE轉(zhuǎn)USB3.0板卡進(jìn)行控制。這個(gè)方案可行嗎？求高人指點(diǎn)，謝謝！
2014-12-25 22:54:58
30_AVDD_0V9 和 PCIE30_AVDD_1V8 電壓是否滿足要求。硬件上不使用PCIekernel 的 dts 里把 PCIe disabled。&pcie30phy {status = "
2022-06-07 11:34:55
，AD采集到的數(shù)據(jù)需要經(jīng)過接口轉(zhuǎn)換層、FPGA的PCIeIP核、PCIe總線等才能到達(dá)計(jì)算機(jī)IO內(nèi)存空間。完成內(nèi)存地址映射后，用戶程序就可以從該內(nèi)存讀取數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理。在實(shí)際多線程的數(shù)據(jù)傳輸中，還會(huì)
2018-11-08 16:22:22
嗨，我將從一個(gè)新項(xiàng)目開始。它涉及使用FPGA和GP / GPU加速PCIe板，這些板將被添加到常規(guī)計(jì)算機(jī)或服務(wù)器中。 GPU將是NVIDIA特斯拉。 FPGA板......還有待選擇。我確實(shí)看到了
2019-01-24 10:55:48
PCIe規(guī)范定義了3種類型的AtomicOps事務(wù)：“AtomicOps的架構(gòu)適用于設(shè)備到主機(jī)，設(shè)備到設(shè)備和主機(jī)到設(shè)備的交易?！比绻⑻貭?至強(qiáng)?處理器可擴(kuò)展系列支持Pcie AtomicOps主機(jī)
2018-10-15 11:23:49
系列FPGA實(shí)現(xiàn)PCIe接口所涉及的硬件板卡參數(shù)、應(yīng)用層系統(tǒng)方案、DMA仲裁、PCIe硬核配置與讀寫時(shí)序等內(nèi)容。
2019-05-21 09:12:26
在用FPGA開始一個(gè)PCIe系統(tǒng)設(shè)計(jì)，你需要了解PCIe規(guī)范、核心和鏈接，終端設(shè)備的設(shè)計(jì)考慮。
2010-12-14 15:06:47
0 所有的PCIe SSD在很大程度上看起來都是一樣的，那么用戶如何才能選擇出滿足他們需求的合適的PCIe SSD呢?
2011-12-22 14:17:125966 PCIE總線基本資料 與PCI總線不同，PCIe總線使用端到端的連接方式，在一條PCIe鏈路的兩端只能各連接一個(gè)設(shè)備，這兩個(gè)設(shè)備互為是數(shù)據(jù)發(fā)送端和數(shù)據(jù)接收端。PCIe總線除了總線鏈路外，還具
2012-05-10 14:45:470 的PCIe設(shè)備，需要reboot服務(wù)器。眾所周知，FPGA芯片規(guī)模越來越大，那么如何做才能滿足PCIe設(shè)備的啟動(dòng)時(shí)間的要求呢？ 7系列FPGA常見的配置模式如下圖所示： SelectMAP和Master
2017-02-07 20:55:412914 
設(shè)備間，其是一種基于數(shù)據(jù)包、串行、點(diǎn)對(duì)點(diǎn)的互連，因此所連接設(shè)備獨(dú)享通道帶寬。根據(jù)使用的版本號(hào)和通道數(shù)，其性能具有可擴(kuò)展性。對(duì)于PCIe 2.0，每條通道在每個(gè)方向上的數(shù)據(jù)傳輸速率是5.0 Gbits-1。從PCIe1～PCIe16，能滿足一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求
2017-10-13 10:41:0324 的不同。在兩個(gè)設(shè)備間，其是一種基于數(shù)據(jù)包、串行、點(diǎn)對(duì)點(diǎn)的互連，因此所連接設(shè)備獨(dú)享通道帶寬。根據(jù)使用的版本號(hào)和通道數(shù)，其性能具有可擴(kuò)展性。對(duì)于PCIe 2.0，每條通道在每個(gè)方向上的數(shù)據(jù)傳輸速率是5.0 Gbit·s-1。從PCIe×1～PCIe×16，能滿足一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。
2018-10-30 17:18:596237 
了解如何使用Vivado在設(shè)備啟動(dòng)時(shí)及其周??圍進(jìn)行調(diào)試。
你也會(huì)學(xué)習(xí)
使用Vivado 2014.1中引入的Trigger at Startup功能來配置和預(yù)先安裝a
調(diào)試核心并觸發(fā)設(shè)備啟動(dòng)時(shí)或周圍的事件......
2018-11-22 07:05:004084 該信號(hào)為全局復(fù)位信號(hào)，由處理器系統(tǒng)提供（RC），處理器系統(tǒng)需要為PCIe插槽和PCIe設(shè)備提供該復(fù)位信號(hào)。PCIe設(shè)備使用該信號(hào)復(fù)位內(nèi)部邏輯。當(dāng)該信號(hào)有效時(shí)，PCIe設(shè)備將進(jìn)行復(fù)位操作。
2018-12-22 14:45:4122377 設(shè)備對(duì)外不出PCIe接口)。這么多的設(shè)備，CPU啟動(dòng)后要怎么去找到并認(rèn)出它們呢? Host對(duì)PCIe設(shè)備掃描是采用了深度優(yōu)先算法，其過程簡要來說是對(duì)每一個(gè)可能的分支路徑深入到不能再深入為止，而且每個(gè)節(jié)點(diǎn)
2019-03-11 15:28:5318226 
，M-PCIe ECN主要的改動(dòng)在物理層，通過引入M-PHY，旨在獲得更低的功耗以適應(yīng)嵌入式設(shè)備的低功耗要求。 M-PCIe的主要特性如下： M-PCIe的上層協(xié)議層、事務(wù)層（TL）、數(shù)據(jù)鏈
2020-11-24 14:51:486997 FPGA的bitstream比較大導(dǎo)致板卡從上電到FPGA配置完成的時(shí)間遠(yuǎn)遠(yuǎn)超過100MS的要求，從而電腦端無法正常識(shí)別到PCIE設(shè)備。 為此Xilinx的PCIE Tandem（詳見PG156）功能
2021-06-18 14:57:173064 1?簡介本章包含的話題有啟動(dòng)時(shí)間的測量、分析、人因工程（human factors）、初始化技術(shù)和優(yōu)化技巧等。產(chǎn)品花在啟動(dòng)方面的時(shí)間直接影響終端用戶對(duì)該產(chǎn)品的第一印象。一個(gè)消費(fèi)電子設(shè)備不管
2021-11-01 16:31:5513 ”，簡寫PCIe。2、AC耦合電容:高速差分信號(hào)電氣規(guī)范要求PCIe發(fā)送端串聯(lián)一個(gè)電容，進(jìn)行耦合。3、鏈路類型與差分信號(hào)數(shù)量：X1：1對(duì)時(shí)鐘差分信號(hào)，1對(duì)收發(fā)差分信號(hào)，單面pin數(shù)18pi...
2021-11-06 17:51:0157 的主動(dòng)狀態(tài)電源管理(ASPM)。一般來說，無論是系統(tǒng)驅(qū)動(dòng)端硬件（RC）還是設(shè)備硬件（EP）都可以通過檢測pcie鏈路上的空閑時(shí)間，然后啟動(dòng)電源狀態(tài)轉(zhuǎn)移。有兩種低功率鏈路狀態(tài):L0s，也叫L0
2022-01-06 12:43:372 的主動(dòng)狀態(tài)電源管理(ASPM)。一般來說，無論是系統(tǒng)驅(qū)動(dòng)端硬件（RC）還是設(shè)備硬件（EP）都可以通過檢測pcie鏈路上的空閑時(shí)間，然后啟動(dòng)電源狀態(tài)轉(zhuǎn)移。有兩種低功率鏈路狀態(tài):L0s，也叫L0 st...
2022-01-11 15:31:461 PCIe授時(shí)卡作為擁有獨(dú)立系統(tǒng)的板卡類授時(shí)設(shè)備，具有安裝簡單、適配性強(qiáng)、時(shí)間精度高、信號(hào)穩(wěn)定等優(yōu)點(diǎn)，可以高效便捷地滿足行業(yè)對(duì)高精度時(shí)間同步系統(tǒng)的要求。
2022-08-25 13:09:151703 
電子發(fā)燒友網(wǎng)站提供《PCIe 9110IM PCIe總線轉(zhuǎn)CAN設(shè)備手冊.pdf》資料免費(fèi)下載
2022-10-17 10:59:171 硬盤是大家都很熟悉的設(shè)備，一路走來，從HDD到SSD，從SATA到NVMe，作為NVMe SSD的前端接口，PCIe再次進(jìn)入我們的視野。作為x86體系關(guān)鍵的一環(huán)，PCIe標(biāo)準(zhǔn)歷經(jīng)PCI，PCI-X
2022-12-09 10:04:353268 PCIe 是用于點(diǎn)對(duì)點(diǎn)通信的高速差分串行標(biāo)準(zhǔn)。每一代 PCIe 標(biāo)準(zhǔn)都提供比上一代產(chǎn)品更多的功能和更快的數(shù)據(jù)傳輸速率。最新一代 PCIe 5.0 將使 PCIe 4.0 的吞吐率翻倍。PCIe
2023-05-26 10:23:141133 
AMD FPGA自帶PCIE硬核，實(shí)現(xiàn)了PCIE協(xié)議，把串行數(shù)據(jù)轉(zhuǎn)換為并行的用戶數(shù)據(jù)
2023-07-14 15:53:40878 
訪問 PCI/PCIe 設(shè)備的流程 PCI/PCIe 設(shè)備的配置信息 PCI/PCIe 設(shè)備上有配置空間(配置寄存器)，用來表明自己"需要多大的地址空間"。 注意，這是 PCI/PCIe 地址空間
2023-07-30 09:44:54942 本文介紹一個(gè)FPGA 開源項(xiàng)目：PCIE I/O控制卡。上一篇文章《FPGA優(yōu)質(zhì)開源項(xiàng)目– PCIE通信》開源了基于FPGA的PCIE通信Vivado工程，用于實(shí)現(xiàn)上位機(jī)通過PCIE接口訪問FPGA的DDR3以及RAM內(nèi)存數(shù)據(jù)。PCIE I/O控制卡工程是在上一個(gè)工程的基礎(chǔ)上進(jìn)行了部分模塊和參數(shù)的修改。
2023-09-01 16:18:361296 
本文介紹一個(gè)FPGA開源項(xiàng)目：PCIE通信。該工程圍繞Vivado軟件中提供的PCIE通信IP核XDMA IP建立。Xilinx提供了XDMA的開源驅(qū)動(dòng)程序，可在Windows系統(tǒng)或者Linux系統(tǒng)下使用，因此采用XDMA IP進(jìn)行PCIE通信是比較簡單直接的。
2023-09-04 16:45:541142 
，PCIe標(biāo)準(zhǔn)幾經(jīng)迭代。PCIe最初作為一種串行接口引入，用于替代眾多主板架構(gòu)使用的并行總線， 但PCIe擁有一項(xiàng)獨(dú)特特性：通道數(shù)量可從1個(gè)擴(kuò)展至32個(gè)。 借助這一并行總線特性，PCIe兼容設(shè)備之間可以根據(jù)數(shù)據(jù)傳輸要求，建立寬度為1個(gè)、2個(gè)、4個(gè)、8個(gè)、16個(gè)甚至高達(dá)32個(gè)通道的鏈路
2023-11-30 12:15:01311 
隨著PCIE版本的不斷升級(jí)，其應(yīng)用范圍也越來越廣泛。除了傳統(tǒng)的顯卡、網(wǎng)卡、聲卡等設(shè)備外，SSD、USB控制器、Thunderbolt接口等設(shè)備也開始支持PCIE接口。
2024-01-21 10:25:10577 開關(guān)電源啟動(dòng)時(shí)間測試是指打開電源后，測試電源輸出電壓開始變化到恢復(fù)穩(wěn)定的這段時(shí)間。啟動(dòng)時(shí)間測試用來評(píng)估開關(guān)電源的啟動(dòng)性能。在一些需要快速響應(yīng)的設(shè)備中，如果電源啟動(dòng)時(shí)間過長，可能會(huì)導(dǎo)致設(shè)備無法及時(shí)響應(yīng)，影響使用體驗(yàn)。
2024-01-22 16:25:18223 一種計(jì)算機(jī)總線技術(shù)，用于連接外圍設(shè)備和主板，提供快速的數(shù)據(jù)傳輸速度。 PCIe有廣泛的應(yīng)用，包括用于擴(kuò)展卡、顯卡、網(wǎng)卡等外部設(shè)備的連接。與傳統(tǒng)的PCI總
2024-01-30 16:09:25503 Transaction Layer的所有功能特性，不僅內(nèi)置DMA控制器，而且具備AXI4用戶接口，提供一個(gè)高性能，易于使用，可定制化的PCIe-AXI互連解決方案，同時(shí)適用于ASIC和FPGA。
2024-02-21 15:15:03144 
已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論