本文提出將廣泛用于測試領(lǐng)域的邊界掃描技術(shù)應(yīng)用在基于FPGA的計(jì)算機(jī)硬件實(shí)驗(yàn)課程
中，利用邊界掃描技術(shù)解決FPGA的配置和測試兩大關(guān)鍵問題。在PC機(jī)上編寫邊界掃描主控器的C語言代碼，驅(qū)動(dòng)計(jì)算機(jī)并口對(duì)FPGA的TAP引腳進(jìn)行控制，驗(yàn)證了使用邊界掃描方法的正確性。
計(jì)算機(jī)硬件實(shí)驗(yàn)包括數(shù)字邏輯電路設(shè)計(jì)，計(jì)算機(jī)組成原理實(shí)驗(yàn)，微機(jī)接口實(shí)驗(yàn)等，是計(jì)算機(jī)專業(yè)課程結(jié)構(gòu)中非常重要的一部分。近年來，F(xiàn)PGA（現(xiàn)場可編程門陣列）的使用和使用VHDL 進(jìn)行硬件設(shè)計(jì)快速增長, FPGA 可以無限次重復(fù)編程，只需要配置新的位流文件，就可以更新它的邏輯功能，這一特性給電路設(shè)計(jì)注入了新的活力，解決了過去計(jì)算機(jī)硬件實(shí)驗(yàn)系統(tǒng)中實(shí)驗(yàn)電路無法改變的弊端,使得FPGA 成為極具潛力的教學(xué)工具。在基于FPGA 的實(shí)驗(yàn)方式下，教師可以根據(jù)教學(xué)需要方便地更新實(shí)驗(yàn)要求，學(xué)生們能夠自由地進(jìn)行硬件結(jié)構(gòu)設(shè)計(jì)，實(shí)驗(yàn)的靈活性大大提升。
目前基于FPGA（或CPLD）的計(jì)算機(jī)硬件實(shí)驗(yàn)儀器大致有以下三種情況：（1）為目標(biāo)FPGA配備一臺(tái)邏輯分析儀，這種方法速度快，功能強(qiáng)大，但是邏輯分析儀售價(jià)昂貴；（2）采用將FPGA的外圍引腳與開關(guān)、發(fā)光二極管等元件固定焊接，在電路設(shè)計(jì)中，將核心電路的輸入輸出端口約束到與開關(guān)、發(fā)光二極管相連接的引腳上，通過撥動(dòng)開關(guān)和觀察發(fā)光二極管來驗(yàn)證自己的設(shè)計(jì)，這種方法簡單直觀，但是開關(guān)等元件被學(xué)生經(jīng)常撥動(dòng)容易損壞帶來維修的問題，而且電路固定后，設(shè)計(jì)受到約束；（3）采用單片機(jī)聯(lián)合額外的可編程芯片對(duì)實(shí)驗(yàn)用的FPGA進(jìn)行控制和數(shù)據(jù)采集，采集結(jié)果返回給客戶端，在目標(biāo)器件引腳十分密集的情況下，這種辦法FPGA與數(shù)據(jù)采集芯片之間的線路焊接非常麻煩，并且額外的器件帶來額外的成本。
本文獨(dú)創(chuàng)性地提出將廣泛用于測試領(lǐng)域的邊界掃描技術(shù)應(yīng)用在基于FPGA 的計(jì)算機(jī)硬件實(shí)驗(yàn)當(dāng)中,這種方法簡單、穩(wěn)定、經(jīng)濟(jì)。邊界掃描技術(shù)是聯(lián)合測試行動(dòng)組（JTAG）面對(duì)日益復(fù)雜的IC 器件和電路板，而提出的一種可測性設(shè)計(jì)方法，1990 年，IEEE 接納該技術(shù)形成了IEEE1149.1 標(biāo)準(zhǔn)。邊界掃描技術(shù)通過在芯片邊緣加入邊界掃描寄存器的方法，使得器件的引腳以及內(nèi)核具有可測可控性，并且復(fù)雜的測試過程通過僅僅四個(gè)測試存取端口（TAP）來控制。
實(shí)驗(yàn)室常用的FPGA（或CPLD）都支持邊界掃描標(biāo)準(zhǔn)，在邊界掃描方式下，計(jì)算機(jī)硬件實(shí)驗(yàn)系統(tǒng)從結(jié)構(gòu)上看，只需要引出FPGA的四個(gè)邊界掃描專用引腳，不需要額外的電路，簡化了實(shí)驗(yàn)儀的設(shè)計(jì)，使電路板的制作費(fèi)用大大降低，節(jié)約了開發(fā)成本。并且對(duì)于所有符合邊界掃描標(biāo)準(zhǔn)的FPGA，配置和測試操作都可以通過同樣的四線接口來傳送，更換實(shí)驗(yàn)器件由原先的十分繁瑣變得非常方便，大大增強(qiáng)了所設(shè)計(jì)實(shí)驗(yàn)系統(tǒng)的通用性。