作者： Silicon Labs 在本單元秒懂時鐘系列——噪聲源時鐘樹第1部分案例，我們將超越原型或“標準”時鐘樹。我將對添加抖動衰減器的動機及其對時鐘樹抖動估計的影響進行討論，所以讓我們開始吧。 準時鐘樹 板級時鐘樹或時鐘分配網絡，例如數據中心應用，通常用晶體或低抖動XO（晶體振蕩器）來描述，其連接到時鐘發生器，后跟一個或多個緩沖器，如下所示。這就是我所說的標準時鐘樹： 在該示例中，時鐘樹的根或源是低抖動XO，其總體上確定時鐘樹的頻率穩定性。緊接著，時鐘發生器將輸入頻率從XO縮放到幾個不同（通常更高）的輸出頻率。最后，時鐘緩沖器采用這些輸出頻率之一并產生具有相同頻率的多個輸出時鐘。圖中的彩色箭頭表示不同的時鐘頻率。 我們可以通過應用個別貢獻的正方形的RSS或根和來估計標準時鐘樹的總時鐘相位抖動或結束時鐘相位抖動。（這與用于機械公差和其他誤差或不確定性的級聯統計分析的正交數學相同。） 對于上面的示例，我們可以估計總RMS相位抖動為： 請注意，要使此計算有效，必須滿足以下幾個先決條件： 1、相位抖動貢獻應該是不相關的。 2、每個相位抖動貢獻必須在相同的抖動帶寬上進行集成，例如， 12 kHz至20 MHz。 3、最后，時鐘樹中的每個器件都是相關時鐘的寬帶。 抖動轉移vs抖動發生vs附加抖動 上面的最后一個聲明意味著與輸入時鐘相位噪聲相比，只要時鐘發生器的帶寬足夠寬，那么我們就不需要考慮時鐘發生器的抖動轉移。你可能還記得，抖動轉移或抖動衰減可測量輸出時鐘抖動與輸入時鐘抖動的關系。這通常寫為抖動傳遞函數或JTF。PLL的JTF用作輸入抖動的低通濾波器，是PLL帶寬的函數。 抖動生成是指器件的固有抖動。在時鐘發生器的情況下，它是在應用理想（無抖動）輸入時鐘時的輸出抖動的度量。基于PLL的時鐘器件即使具有完美的輸入時鐘，仍具有PFD（相位頻率檢測器）路徑噪聲和固有相位噪聲源VCO。因此抖動生成項是需要的。 相比之下，僅由放大器和可能的分頻器組成的時鐘緩沖器將始終為任何輸入時鐘提供額外的噪聲。因此使用術語加性抖動。 噪聲來源案例 上述的示例規范時鐘樹假定如在典型應用中的低噪聲時鐘，然而，并非所有時鐘樹都具有低噪聲時鐘源。 是什么將源時鐘歸類為相對較低或較高的噪聲呢？讓我們暫時忽略后續時鐘緩沖器，只是比較XO的抖動生成與時鐘發生器的抖動生成。如果它們完全相同，則總抖動將增加SQRT（2）或實質上的41%。如果我們選擇增加10%的通常工程慣例來表示重要性，那么我們可以退出——因為這時XO的相位抖動應該小于時鐘發生器相位抖動的46％。換句話說，源抖動必須接近時鐘發生器抖動的一半，以顯著增加輸出時鐘抖動。 噪聲（抖動）時鐘可以是來自串行數據的恢復時鐘或來自FPGA。電路板也許本身正在向XO引入電源噪聲。緊接著這樣的時鐘樹表現如下圖所示。此處顯示的波形比上圖中的波形更粗，表明抖動更高。 即使對于噪聲源時鐘，我們仍然可以應用RSS估計。但是，對于典型的時鐘分配應用，通常產生的抖動太高。那么什么是我們的來源？ 抖動衰減器的應用 在這些應用中，我們需要添加一個抖動衰減器來清除源時鐘噪聲并改善時鐘樹抖動性能。下圖說明了我們在噪聲FPGA源時鐘和時鐘發生器之間插入抖動衰減器的基本思路。現在后抖動衰減器以及時鐘樹的其余部分看起來像標準情況。但是請注意，在實際應用中，單個器件通常執行抖動衰減器和時鐘發生器縮放這些功能。 與時鐘發生器一樣，抖動衰減器是基于PLL的器件，其JTF充當輸入抖動的低通濾波器。然而，與時鐘發生器不同，抖動衰減器是相對窄的帶寬器件，而不是輸入時鐘相位噪聲。這違反了使用RSS估算方法的先決條件之一。那么，計算抖動衰減器輸出時鐘的預期相位抖動以及擴展總時鐘抖動或結束時鐘抖動的最佳方法是什么？ 相位噪聲處理系統——時鐘樹 在工程領域，我們通常會分析和測量頻域中系統的性能。時鐘分配網絡，也稱時鐘樹，它也不例外。時鐘的主要屬性是其頻率，RMS相位抖動量是從相位噪聲數據中集合而來。毫無疑問，分析時鐘樹更好和更嚴格的方法通常是在頻域中。 事實上，從源頭通過抖動衰減器，時鐘發生器或乘法器以及緩沖器到時鐘信號或目標的時鐘信號被視為最佳的處理相位噪聲系統（“一個人的噪聲是另一個人的信號”為例）。 特別是抖動衰減器的應用只能通過在頻域中工作才能很好地理解。JTF可以簡單地通過PLL帶寬和感興趣的抖動帶寬中的預期衰減來建模。在每個相位噪聲偏移頻率f，我們根據JTF形成的輸入時鐘相位噪聲計算輸出時鐘相位噪聲，并且與抖動生成相位噪聲貢獻正交相加。然后，我們可以檢查所產生的集成相位抖動是否滿足所需的抖動性能。 我將更詳細地討論如何執行此操作，并在下一篇文章“噪聲源時鐘樹第2部分的案例”中提供測量和電子表格示例。? (mbbeetchina)