高性能GSPSADC為基于賽靈思FPGA的設計解決方案帶來板載DDC功能寬帶每秒數千兆個樣本（GSPS）模數轉換器（ADC） 為高速采集系統帶來眾多性能優勢。這些ADC在高采樣率和輸入帶寬下提供較寬的可見頻譜。然而，有些情況需要寬帶前端，有些則要求能夠濾波并調諧為較窄的頻帶。當應用只需要較窄帶時，用ADC采樣、處理和傳送寬帶頻譜本身就低效，而且還耗能。當數據鏈路占用賽靈思FPGA中的大量高速收發器，只為在后續處理中對寬帶數據進行抽取和濾波時，就會產生不必要的系統負擔。賽靈思FPGA收發器資源可以得到更好的分配，以接收所需的低帶寬并疏導來自多個ADC的數據。可在FPGA的多相濾波器組信道器中針對頻分復用（FDM） 應用進行額外濾波。高性能GSPS ADC現將數字下變頻（DDC）功能在信號鏈中進一步提升，以使其位于基于賽靈思FPGA的設計解決方案的ADC 之中。該方案為高速系統架構師提供了多種新的設計選擇。然而，由于該功能對ADC來說相對比較陌生，因此工程師可能就 DDC模塊在GSPS ADC中的運行存在一些設計相關問題。讓我們理清一些最常見的問題，以便設計人員能夠更有信心地使用這種新技術。為了充分獲得DDC的性能優勢，設計中還要包含濾波器-混頻器組件以作為抽取的補充。

　　什么是抽取？最簡單的定義，抽取就是只觀察ADC輸出樣本中具有周期性的子部分，而忽略其他部分。結果就是通過下采樣來有效降低 ADC采樣率。例如，ADC的M抽取模式只輸出第M批樣本中的第一個，舍棄之間的所有其他樣本。對每個M的倍數，重復該方法。樣本抽取本身只能有效減小ADC采樣率，并相應地作為低通濾波器。如果沒有頻率變換和數字濾波，抽取只會在頻域中將基波的諧波以及其他雜散信號相互疊加。 DDC的作用是什么？既然抽取本身無法阻止頻帶外信號的疊加，那么DDC是如何做到的？為了充分獲得DDC的性能優勢，設計必須包含濾波器-混頻器組件作為抽取功能的補充。數字濾波能從狹義上的頻帶（由抽取比率設定）中有效消除帶外噪聲。DDC的典型數字濾波器實現方案是一個有限脈沖響應（FIR） 濾波器。由于沒有反饋，這種濾波器只與過去的輸入有關。濾波器的通帶應匹配抽取后的轉換器有效頻譜。 DDC濾波器應該多寬？ DDC的抽取比率通常基于整數因數，即2的冪次方（2， 4， 8， 16等）。不過，抽取比率實際上可以是基于DDC架構的任意比率，包括小數抽取。對于小數抽取的情況，在抽取前通常需要一個插值計算模塊來實現有理分數比率。