如今，無(wú)線(xiàn)系統(tǒng)無(wú)處不在，無(wú)線(xiàn)設(shè)備和服務(wù)的數(shù)量持續(xù)增長(zhǎng)。設(shè)計(jì)完整的RF系統(tǒng)是一項(xiàng)跨學(xué)科設(shè)計(jì)挑戰(zhàn)，模擬RF前端是其中最關(guān)鍵的部分。然而，AD9361等集成RF收發(fā)器的推出顯著減少了此類(lèi)設(shè)計(jì)的RF挑戰(zhàn)。這些收發(fā)器可為模擬RF信號(hào)鏈提供數(shù)字接口，允許輕松集成到ASIC或FPGA，進(jìn)行基帶處理。基帶處理器（BBP）允許在終端應(yīng)用和收發(fā)器設(shè)備之間的數(shù)字域中處理用戶(hù)數(shù)據(jù)。此外，使用Simulink等系統(tǒng)建模工具可以輕松完成基帶處理器設(shè)計(jì)。然而，新手用戶(hù)可能會(huì)發(fā)現(xiàn)難以理解和解決這個(gè)通信系統(tǒng)難題。本文嘗試為無(wú)線(xiàn)傳輸通信系統(tǒng)設(shè)計(jì)和實(shí)施簡(jiǎn)單的RF基帶處理器。設(shè)計(jì)使用AD9361 FPGA參考設(shè)計(jì)框架，在A(yíng)D-FMCOMMS2-EBZ和Xilinx? ZC706平臺(tái)上實(shí)施。本文第一部分詳細(xì)描述該基帶處理器的一般設(shè)計(jì)原則。該部分主要是BBP的理論介紹。在第二部分，使用ADI公司的 AD9361FPGA參考設(shè)計(jì)討論BBP的實(shí)際硬件實(shí)施。值得注意的是，主要設(shè)計(jì)目標(biāo)是使設(shè)計(jì)盡可能簡(jiǎn)單，并在實(shí)驗(yàn)室環(huán)境中演示快速無(wú)線(xiàn)數(shù)據(jù)傳輸。在使用和干擾RF頻譜時(shí)，須考慮到法規(guī)及其他影響。

　　在兩個(gè)正交信號(hào)IQ上重復(fù)數(shù)據(jù)

　　注意，載波相互獨(dú)立且彼此不同步。因此，發(fā)射和接收載波之間存在相位和頻率偏移。這將對(duì)接收器的解調(diào)產(chǎn)生不利影響。一個(gè)重要問(wèn)題是信號(hào)反轉(zhuǎn)，正交信號(hào)可能會(huì)反轉(zhuǎn)其作用，因?yàn)槠茣?huì)定期合并和漂離。克服這種不確定性的簡(jiǎn)單方法是在兩個(gè)正交信號(hào)上重復(fù)相同數(shù)據(jù)。

　　以串行形式發(fā)送和接收數(shù)據(jù)（按位）

　　大多數(shù)情況下，與BBP連接的RF前端接口是DAC和ADC。這些是模擬信號(hào)的數(shù)字接口。因此，不能簡(jiǎn)單地將數(shù)據(jù)發(fā)送到DAC 輸入，并預(yù)計(jì)在A(yíng)DC輸出端獲得相同數(shù)據(jù)。數(shù)據(jù)以串行形式發(fā)射，將單個(gè)位數(shù)據(jù)映射到DAC的全部分辨率。同樣，數(shù)據(jù)以串行形式接收，從ADC的全部分辨率解映射。這提供了充足的冗余。如果這些是16位轉(zhuǎn)換器，則接收器將從可能的65536數(shù)據(jù)集中決定1或0。僅這一點(diǎn)，便可以顯著簡(jiǎn)化解碼。