verilog hdl 詳細(xì)重點(diǎn)課件1，大學(xué)課件

術(shù)語(yǔ)定義（terms and definitions）

硬件描述語(yǔ)言HDL：描述電路硬件及時(shí)序的一種編程語(yǔ)言

仿真器：讀入HDL并進(jìn)行解釋及執(zhí)行的一種軟件

抽象級(jí)：描述風(fēng)格的詳細(xì)程度，如行為級(jí)和門級(jí)

ASIC：專用集成電路（Application Specific Integrated Circuit）

ASIC Vender：芯片制造商，開發(fā)并提供單元庫(kù)

自下而上的設(shè)計(jì)流程：一種先構(gòu)建底層單元，然后由底層單元構(gòu)造更大的系統(tǒng)的設(shè)計(jì)方法 。

自頂向下的設(shè)計(jì)流程：一種設(shè)計(jì)方法，先用高抽象級(jí)構(gòu)造系統(tǒng)，然后再設(shè)計(jì)下層單元

RTL級(jí)：寄存器傳輸級(jí)（Register Transfer Level），用于設(shè)計(jì)的可綜合的一種抽象級(jí)

Tcl：Tool command Language， 向交互程序輸入命令的描述語(yǔ)言

什么是硬件描述語(yǔ)言HDL

具有特殊結(jié)構(gòu)能夠?qū)τ布壿嬰娐返墓δ苓M(jìn)行描述的一種高級(jí)編程語(yǔ)言

這種特殊結(jié)構(gòu)能夠：

描述電路的連接

描述電路的功能

在不同抽象級(jí)上描述電路

描述電路的時(shí)序

表達(dá)具有并行性

HDL主要有兩種：Verilog和VHDL

Verilog起源于C語(yǔ)言，因此非常類似于C語(yǔ)言，容易掌握

VHDL起源于ADA語(yǔ)言，格式嚴(yán)謹(jǐn)，不易學(xué)習(xí)。

VHDL出現(xiàn)較晚，但標(biāo)準(zhǔn)化早。IEEE 1706-1985標(biāo)準(zhǔn)。