在傳統(tǒng)設(shè)計中，所有計算機運算（算法、邏輯和存儲進(jìn)程）都參考時鐘同步執(zhí)行，時鐘增加了設(shè)計中的時序電路數(shù)量。在這個電池供電設(shè)備大行其道的移動時代，為了節(jié)省每一毫瓦（mW）的功耗，廠商間展開了殘酷的競爭，因此將電路分成多個電源域并根據(jù)要求關(guān)閉它們，并且在設(shè)計每個時序電路的同時節(jié)省功耗，這兩點至關(guān)重要。時序電路（如計數(shù)器和寄存器）在現(xiàn)代設(shè)計中無處不在。本文以約翰遜計數(shù)器為例介紹了如何采用有效門控時鐘來設(shè)計高能效的時序電路。
　　約翰遜計數(shù)器系統(tǒng)，可同步提供多種特殊類型的數(shù)據(jù)序列，這對于大多數(shù)重要應(yīng)用（如D/A轉(zhuǎn)換器、FSM和時鐘分頻器）來說至關(guān)重要。為支持不同頻率（從MHz到GHz）的模塊，越來越多的IP集成到片上系統(tǒng)，因此，設(shè)計中在不同層級實施了許多可支持多個分頻因子的時鐘分頻器。本文中，我們介紹了一款節(jié)能設(shè)計，即用帶有門控時鐘的多級可編程約翰遜計數(shù)器系統(tǒng)來取代多個時鐘分頻器，該計數(shù)器可提供8至任何偶數(shù)值（在本文中為38）的時鐘分頻因子。下面，我們將探討實施細(xì)節(jié)和該技術(shù)的優(yōu)劣。
　　典型時序電路
　　圖1給出的是一款傳統(tǒng)4位上升沿約翰遜計數(shù)器。約翰遜計數(shù)器只不過是修改過的移位寄存器，其最后一個D觸發(fā)器的反相輸出作為第一個D觸發(fā)器的輸入。所有其他觸發(fā)器將接收上一個觸發(fā)器所提供的輸出。
　　
　　圖1 傳統(tǒng)約翰遜計數(shù)器
　　如表1所示，在所有的縱列中，4個連續(xù)的“0”后面都跟隨著4個連續(xù)的“1”，但所有縱列都位于不同的階段。約翰遜計數(shù)器可同步創(chuàng)建一個特定的數(shù)據(jù)模式。該數(shù)據(jù)模式在建模時非常有用，因為它可以使用任何抽頭就可以產(chǎn)生一個有不同階段的時鐘樣式的模式。此外，從表中可以推導(dǎo)出，約翰遜計數(shù)器只使用了N個觸發(fā)器提供2N個狀態(tài)，因此，與標(biāo)準(zhǔn)環(huán)形計數(shù)器相比，約翰遜計數(shù)器僅需要一半數(shù)量的觸發(fā)器便可實現(xiàn)同樣的MOD.
　　
　　表1 約翰遜計數(shù)器的狀態(tài)圖
　　典型時序電路的缺陷
　　如圖1所示，這種電路最大的缺點是不可配置，因此，不能改變時鐘分頻因子。一個N觸發(fā)器設(shè)計只能產(chǎn)生2N個周期的時鐘。需要預(yù)先將固定數(shù)量的觸發(fā)器加入到設(shè)計中，才能產(chǎn)生固定周期的時鐘。這大大阻礙了特定時鐘的設(shè)計，而且多個這樣的設(shè)計，需要多種分頻因子來進(jìn)行分頻。
　　另外，該設(shè)計非常耗能，并且也沒有機制可通過高效門控時鐘來節(jié)省動態(tài)功耗。如表1所示，Q3只能在時鐘脈沖2和時鐘脈沖6中改變其輸出，對于所有其他時鐘而言，觸發(fā)器一次又一次地存儲了相同的數(shù)據(jù)。這導(dǎo)致在時鐘周期內(nèi)產(chǎn)生了不必要的功耗，而采用適合的門控時鐘可解決該問題。