鎖 相 環 CD4046 應 用 介 紹
鎖相的意義是相位同步的自動控制，能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環，
簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較
器（PC）、壓控振蕩器（VCO）。低通濾波器三部分組成，如圖1所示。
壓控振蕩器的輸出Uo接至相位比較器的一個輸入端，其輸出頻率的高低由低通濾波器上建立起來的
平均電壓Ud 大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號
Uo相比較，比較結果產生的誤差輸出電壓UΨ正比于Ui和Uo兩個信號的相位差，經過低通濾波器濾除高
頻分量后，得到一個平均值電壓Ud。這個平均值電壓Ud 朝著減小VCO輸出頻率和輸入頻率之差的方向變
化，直至VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同，兩相位差保持恒定（即同步）
稱作相位鎖定。
當鎖相環入鎖時，它還具有“捕捉”信號的能力，VCO可在某一范圍內自動跟蹤輸入信號的變化，如
果輸入信號頻率在鎖相環的捕捉范圍內發生變化，鎖相環能捕捉到輸人信號頻率，并強迫VCO鎖定在這個
頻率上。鎖相環應用非常靈活，如果輸入信號頻率f1不等于VCO輸出信號頻率f2，而要求兩者保持一定
的關系，例如比例關系或差值關系，則可以在外部加入一個運算器，以滿足不同工作的需要。 過去的鎖相
環多采用分立元件和模擬電路構成，現在常使用集成電路的鎖相環，CD4046是通用的CMOS鎖相環集成電
路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高(約100MΩ)，動態功耗小，在中心頻率f0 為
10kHz 下功耗僅為600μW，屬微功耗器件。圖2是CD4046的引腳排列，采用 16 腳雙列直插式，各引腳功
能如下：
·? 1腳相位輸出端，環路人鎖時為高電平，環路失鎖時為低電平。
·? 2腳相位比較器Ⅰ的輸出端。
·? 3腳比較信號輸入端。
·? 4腳壓控振蕩器輸出端。
·? 5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。
·? 6、7腳外接振蕩電容。