本文針對目前芯片驗證中出現(xiàn)的瓶頸問題，闡述了當前流行的驗證技術(shù)和部分硬
件驗證語言。文中介紹了SystemC 和E 語言，以及多種功能驗證技術(shù)。最后通過對Rana
接口芯片的功能驗證探討了各種驗證技術(shù)在芯片設(shè)計流程中的場合和時機。
系統(tǒng)復(fù)雜性繼續(xù)按照摩爾定律增加，而功能復(fù)雜性的增長速度則更加迅猛。為解決這一
問題，EDA 行業(yè)提出了通過自動化來實現(xiàn)“設(shè)計抽象”(Design Abstraction)的概念。設(shè)計生產(chǎn)率的提升速度將繼續(xù)低于復(fù)雜性的增速，此時與之相關(guān)的瓶頸已并非設(shè)計時間，而是驗證時間，即驗證瓶頸。
為了應(yīng)對驗證瓶頸，可以提高設(shè)計師的生產(chǎn)率和驗證生產(chǎn)率。EDA 行業(yè)采用了一種與
解決設(shè)計瓶頸問題相似的“抽象”概念。這提供了對數(shù)據(jù)的進一步控制，以便在所有的功能上實現(xiàn)設(shè)計的全面執(zhí)行。然而，這些構(gòu)件過去是不可綜合的，因此未被設(shè)計師用作實際設(shè)計代碼的一部分。[1]
隨著復(fù)雜性的繼續(xù)提高，人們創(chuàng)建并引入了能夠在不同的抽象級上對復(fù)雜設(shè)計進行驗證
的新型驗證語言。EDA 界推出并給予支持的最新語言是SystemC 和e 語言，它們能夠解決一些由目前所采用的技術(shù)和工藝造成的系統(tǒng)復(fù)雜性問題。伴隨著這些新型語言的問世又出現(xiàn)了對其提供支持的技術(shù)和工具，比如功能驗證，等效檢查等等。