語音/數據/媒體網絡的興起要求高性能與高速 IO 完美結合。本文將探討如何選擇可滿足上述要求的 DSP，為引導系統提供低成本解決方案。
　　多媒體內容隨著總流量的增長而變得日益豐富，這為設備制造商帶來了前所未有的工程設計挑戰與機遇。他們必須制造出新一代能夠處理持續急速上升的匯聚流量的設備，該匯聚流量基本不同于過去主導基礎局端設計范例的語音與數據流量。
　　這種變革是上個世紀 70 年代計算機革命以來的多重趨勢引發的：
　　* 從純語音流量到語音與數據流量的轉變。這一趨勢在數十年前就已開始了，現在仍在繼續。
　　* 多媒體流量，特別是流媒體，加入現有的語音與數據流量。電信營運商轉向提供語音、視頻與數據服務的“三重播放業務”可充分證實這一發展趨勢。
　　* 從固定地址服務到家庭服務再到移動服務的演進。有線基礎局端中從語音到數據再到媒體的演講現在正在無線領域悄然進行。
　　* 上述前三個趨勢推動了另一趨勢的發展：從電路交換傳輸到基于數據包的傳輸的演進，特別是對因特網協議 （IP） 流量。
　　在語音通信時代，電信信號處理無非是回聲消除、數據調制解調器的線路調節以及在交換電路上進行數據調制/解調的信號處理。目前，用來進行音頻、視頻和數據流量的數字編碼/解碼以及壓縮/解壓縮的算法就有數十種之多。簡言之，電信基礎局端不僅僅是要處理更多的數據，而且要實現信號處理量的指數級增長以實時處理大量數據。
　　顯而易見，要實現信號處理量的指數級增長需要大幅提高性能。方法一是僅加快數字信號處理器 （DSP） 的時鐘速度。但這種解決方案不是長久之計，主要原因如下：首先，芯片時鐘速度有限;其次，流量負載呈指數級而非線性增長，即使在最高時鐘速度下，也將很快無法滿足性能要求。另一個基本問題是基礎局端設備采用機架安裝，對尺寸和散熱都有嚴格的要求。在機架尺寸不變（縮小尺寸除外）的情況下，就是高時鐘速度帶來的高散熱最終也會使僅提高時鐘速度這一方法不可行。將來，電路板性能的提升會受到其功耗預算、樓宇的使用年限與位置以及安裝基礎局端設備的機架等的限制。
　　提高性能
　　電信設計工程師面臨著一個巨大的挑戰。他們必須在更小的板級空間內提供更出色的性能、增加通道密度、處理日益多樣化的媒體陣列，并同時保持通信的靈活性與低成本特性。
　　為應對這些挑戰，我們一直在改進 DSP。從芯片設計人員的角度來說，這意味著要將上述趨勢轉化為特定的 IC 特性與架構。
　　同時實現高性能與低功耗目標的最佳戰略方案是在低電壓芯片上采用優化的處理引擎及高效 I/O 處理盡可能多的數據。
　　處理不斷增多的原始數據量要求極高的性能與高效的片上數據傳輸能力。從架構上講，這可通過交換中心資源 （SCR） 連接處理元件（DPS CPU、DSP 外設、協處理器加速器以及內部存儲器）得以實現，即具有主從單元的縱橫制架構。德州儀器 （TI） TMS320C6455 DSP 采用的就是這種架構（見圖1）。
　　
　　圖 1 TMS320C645x 器件結構圖
　　SCR左邊的任一主單元均可直接與SCR右邊的從單元相連。主單元包括DSP的CPU、串行高速IO （SRIO）、四個傳輸控制器（TC）以及連接將三個主外設（PCI、HPI與EMAC）的連接至SCR的縱橫制端口。從單元包括DSP存儲器、DDR存儲器接口、Turbo協處理器 （TCP）、Viterbi 協處理器（VCP）以及將多個外設連接至 SCR 的縱橫制端口。
　　這種架構既快速又高效，因為 SCR 使主從單元之間實現了真正的同時數據傳輸。例如，PCI 至 DDR EMIF 的連接獨立于 PCI 166 至 DSP CPU 的連接。數據完全是并行傳輸。當多個主單元訪問同一個從單元時，SCR 執行判優。同時系統設計人員可以通過對主單元的優先級別進行編程來施加某些控制。
　　架構要求
　　在執行算法時，CPU 與存儲器之間的指令和數據傳輸至關重要。在如圖 2 所示的 TMS320C6455 DSP 存儲器系統中，可通過使用 256 位寬的數據總線并在 CPU 與存儲器之間的內部直接存儲器存取 （DMA） 架構上創建兩層高速緩存來優化數據傳輸。