跳頻通信系統作為擴頻通信體制中的一種重要類型，以其出色的抗遠近效應、抗干擾能力，在軍用、民用通信領域得到了廣泛應用。跳頻通信方式是指載波受一偽隨機碼的控制， 不斷地、隨機地跳變，可看成載波按照一定規律變化的多頻頻移鍵控（MFSK）。跳頻通信的頻率受偽隨機碼控制不斷跳變，跳頻圖案可以設置幾千乃至上萬個，收發兩端只要跳頻圖案一致，跳頻時間同步，就可在信息傳輸過程中不斷跳變空間頻率信道，實現跳頻通信。

　　近年來隨著半導體工藝和計算機技術的發展，dsp（Digital Signal Processor）、FPGA（Field Programmable Gates Array）等現代信號處理芯片越來越成熟和普遍使用，以前只能理論研究的跳頻技術有了實現的可能。

　1 基于FPGA/dsp的跳頻系統硬件架構

　　本跳頻通信系統的發射系統如圖1。信源信息進入dsp進行信道編碼；隨后dsp根據編碼結果使能FPGA控制DDS在中頻段產生跳頻信號；最后混頻器把信號頻率搬移到射頻上，經過高頻放大器放大后發射。

　　接收系統如圖2。天線將接收到的信號經過高頻放大器放大后，與第一本振混頻，產生第一中頻信號；DDS受dsp控制，作為第二本振，與接收到的跳頻信號按相同規律跳頻（但頻率相差一個中頻），至此得到了固定中頻，完成解跳；隨后，對信號進行中頻采樣，在數字域中利用正交NCO（NCO位于FPGA中，受dsp控制）實現數字解調；得到的結果在dsp中進行信道解碼，恢復原始信息，送到信宿。

　　可以看到本跳頻系統中，FPGA是硬件邏輯的載體，完成基帶信號采樣后的混頻、濾波等操作及對DDS、ADC等外部邏輯的控制；dsp控制FPGA內部邏輯以及DDS、ADC等邏輯單元完成跳頻通信系統基帶部分的發射與接收及其一系列計算任務；高精度時鐘源為整個系統提供時間基準，經過dsp、FPGA、DDS等器件內部鎖相環倍頻，為各器件提供主時鐘。