Delphi架構(gòu)中的Amanda芯片（見(jiàn)圖1，2 ）使用了兩條處理總線，即用于視頻處理等高性能數(shù)據(jù)流的Pixel總線以及控制用的寄存器總線，這兩條總線都相連于SH-4 MPX總線和外部存儲(chǔ)器接口?？偩€和存儲(chǔ)器接口的這種完美組合可以很好地支持基于FPGA協(xié)處理器的靈活視頻編解碼和無(wú)線通信平臺(tái)。

　　FPGA協(xié)處理可使FPGA與控制或DSP處理器緊密整合在一起，因此可以分擔(dān)大部分算法處理任務(wù)，同時(shí)保留標(biāo)準(zhǔn)編程接口于控制處理器上。當(dāng)算法的主要數(shù)據(jù)流駐留于FPGA或相關(guān)存儲(chǔ)器上時(shí)，這種整合的運(yùn)行效果最佳。算法是由來(lái)自于控制處理器的緩慢控制信號(hào)控制。

　　該類型架構(gòu)可以應(yīng)用于無(wú)線通信，它能通過(guò)單個(gè)FPGA支持GSM/EDGE、WCDMA、1xEVD0中的數(shù)字處理以及各種802.11標(biāo)準(zhǔn)。其它方案只能是針對(duì)每個(gè)標(biāo)準(zhǔn)做專門的硬件設(shè)計(jì)，但這樣做會(huì)成倍增加成本和電路板面積。

　　另外，在圖像處理中應(yīng)用FPGA協(xié)處理后可以由單個(gè)FPGA完成包含MPEG2、MPEG4和H.26？在內(nèi)的多標(biāo)準(zhǔn)視頻編解碼。事實(shí)上，這里可以使用與無(wú)線通信應(yīng)用中相同的FPGA。

　　FPGA協(xié)處理器通過(guò)直接存儲(chǔ)器訪問(wèn)（DMA）接口與基于處理器的系統(tǒng)整合在一起。運(yùn)行于嵌入式處理器上的軟件層為每個(gè)協(xié)處理器提供一個(gè)應(yīng)用接口，每個(gè)協(xié)處理器都有一個(gè)初始化例程，可以通過(guò)正確的應(yīng)用協(xié)處理器加載FPGA。在應(yīng)用程序初始化后，軟件就調(diào)用協(xié)處理器控制參數(shù)、時(shí)序和數(shù)據(jù)流進(jìn)出協(xié)處理器。根據(jù)具體的實(shí)現(xiàn)標(biāo)準(zhǔn)不同，在FPGA協(xié)處理器和控制處理器之間可能會(huì)有高等級(jí)的交互，也可能FPGA協(xié)處理器完全獨(dú)立工作。在這種情況下，控制處理器只是簡(jiǎn)單地加載算法，然后就處于獨(dú)立運(yùn)行狀態(tài)。

　　加載進(jìn)FPGA的每個(gè)程序映像（program image）需要整合進(jìn)周邊系統(tǒng)中。FPGA的可編程功能需要一個(gè)定義完善的系統(tǒng)接口才能實(shí)現(xiàn)，因?yàn)槊總€(gè)基于FPGA的加速器都要依賴于它才能完成通信。通常FPGA會(huì)有多個(gè)接口連接控制器、存儲(chǔ)器及其它外圍器件或連接器。FPGA可能同時(shí)包含多個(gè)協(xié)處理器，這些協(xié)處理器共享一個(gè)連接控制處理器的接口。每個(gè)外圍器件或協(xié)處理器可以擁有額外的總線用于高性能數(shù)據(jù)流處理。

　　在視頻編解碼器中，一般有一個(gè)輸入源和一個(gè)輸出目標(biāo)。Delphi系統(tǒng)架構(gòu)中的視頻輸入接口是Amanda ASIC的一部分，并采用ITU-R BT.656接口用于視頻流。這個(gè)接口以后可以通過(guò)ASIC進(jìn)行擴(kuò)展和管理，以適合不同種類的顯示屏。FPGA可能需要連接到其它2條總線，即ASIC芯片上的存儲(chǔ)器總線和主控制處理器的PCI/MPX總線。通過(guò)這三個(gè)連接，F(xiàn)PGA就能支持高帶寬的視頻和通信應(yīng)用。

　　FPGA可以為特定應(yīng)用處理架構(gòu)提供可再編程的平臺(tái)，從而彌補(bǔ)主處理器的不足。然而，F(xiàn)PGA程序與標(biāo)準(zhǔn)處理器架構(gòu)的程序具有本質(zhì)的區(qū)別。FPGA可以提供帶可編程邏輯單元、布線資源、DSP處理模塊、存儲(chǔ)器和I/O的高性能硬件結(jié)構(gòu)。FPGA的系統(tǒng)架構(gòu)執(zhí)行方式與標(biāo)準(zhǔn)ASSP基本相同，即系統(tǒng)的一些專用功能是通過(guò)硬件和軟件開(kāi)發(fā)工具設(shè)計(jì)和實(shí)現(xiàn)的。這些工具的輸出是一種二進(jìn)制映像文件，這些映像文件加載到FPGA中后將能確定所有可編程邏輯單元、布線資源、DSP處理模塊等的功能。主處理器可以在系統(tǒng)運(yùn)行期間將這些二進(jìn)制映像文件加載進(jìn)FPGA?？梢詣?chuàng)建各種不同的程序映像來(lái)支持汽車信息通信系統(tǒng)中可能會(huì)用到的MPEG2、MPEG4、H.26？、GSM/EDGE、WCDMA、1xEVDO、GPS、3D圖形加速器或其它算法。根據(jù)用戶在娛樂(lè)系統(tǒng)中的菜單選擇，特定應(yīng)用程序可以由主處理器下載到FPGA中，然后接受主處理器的控制。

　　FPGA用于可編程功能要求良好定義的系統(tǒng)接口

　　主處理器對(duì)特定硬件加速器的控制一般是通過(guò)寄存器和存儲(chǔ)器接口完成，每個(gè)寄存器控制硬件加速器工作的某些方面。Delphi系統(tǒng)中默認(rèn)的協(xié)同芯片就是這樣的，對(duì)于加載到FPGA的每個(gè)協(xié)處理器架構(gòu)來(lái)說(shuō)也將是這樣。采用FPGA，對(duì)于處理像標(biāo)準(zhǔn)化寄存器和存儲(chǔ)器接口以控制編程到器件中的協(xié)處理器這樣的任務(wù)來(lái)說(shuō)是很容易的。這個(gè)標(biāo)準(zhǔn)接口可以定義如何向協(xié)處理器讀寫數(shù)據(jù)、如何開(kāi)始和停止讀寫、如何復(fù)位，并包含一套控制特定應(yīng)用操作的寄存器。所有這些寄存器都是FPGA內(nèi)部線性地址映射中的一部分，因此軟件物理器件驅(qū)動(dòng)器很容易訪問(wèn)這些寄存器。