5G、AI 和邊緣計(jì)算等新興技術(shù)正將汽車、工業(yè)、醫(yī)療等各個(gè)領(lǐng)域推上數(shù)字化轉(zhuǎn)型的浪潮，傳統(tǒng)芯片急需向智能化轉(zhuǎn)型。因此，芯片設(shè)計(jì)也不能再墨守成規(guī)，同樣也需要變得更加靈活、更加高效。過去30年的信息時(shí)代中，運(yùn)算能力、存儲(chǔ)能力以及傳輸速度都提升了100萬倍。依圖科技聯(lián)合創(chuàng)始人朱瓏博士在Cadence中國用戶大會(huì) CDNLive 2019上表示，文明的變遷在于基礎(chǔ)設(shè)施的革命。

“2015年Alpha Go橫空出世，人們才意識(shí)到機(jī)器原來可以瞬間超越人類，AI在這一年成為了熱門?！边^去5年被朱瓏博士稱之為智能時(shí)代，他表示：“這5年里，AI從算法的角度來說提升了100萬倍，算力提升了10萬倍，數(shù)據(jù)則提升了1萬倍。”即便有如此大的提升，朱瓏博士仍然認(rèn)為當(dāng)前的AI是低階人工智能。

如同ADAS的分級(jí)一樣，人工智能也可以分為L1（可記錄）、L2（可識(shí)別）、L3（可關(guān)聯(lián)）、L4（可預(yù)判）和L5（可規(guī)劃）。朱瓏博士表示，智能等級(jí)躍遷的關(guān)鍵就是智能基礎(chǔ)設(shè)施的提升，其關(guān)鍵就在于智能密度。智能密度提升從宏觀上來說，就是從單體智能到群體智能，例如在智慧城市中，通過攝像頭之間的對(duì)話來形成更大的智能體。微觀上來講，則是芯片單位面積智能算力的提升。

在摩爾定律時(shí)代，晶體管密度的提升已經(jīng)難以滿足智能計(jì)算需求的爆發(fā)式增長，所以依圖科技提出了“算法=芯片”的理念，并攜手熠知電子（ThinkForce）打造了求索芯片（Questcore），該芯片是一個(gè)具有端到端能力的AI處理器能夠平衡CPU計(jì)算、AI計(jì)算、內(nèi)存和數(shù)據(jù)通信。關(guān)于智能芯片，清華大學(xué)微電子所所長魏少軍教授也在CDNLive 2019上談到了8大要素。

可編程性：能夠適應(yīng)算法的快速演變和應(yīng)用的多樣性，架構(gòu)的動(dòng)態(tài)可重構(gòu)性：適應(yīng)不同的算法和實(shí)現(xiàn)高效運(yùn)算，高效的架構(gòu)轉(zhuǎn)換能力：時(shí)鐘周期小于10，低延遲，高計(jì)算效率：避免使用到指令，高能量效率：最好達(dá)到 100 TOPS/W，某些應(yīng)用能耗能夠低于 1mW，低成本：可以被應(yīng)用于消費(fèi)電子，小尺寸：可以嵌入移動(dòng)設(shè)備，開發(fā)方法簡單：不需要用到芯片設(shè)計(jì)知識(shí)，便于開發(fā)和應(yīng)用。把芯片的軟件可編程性和硬件可編程性分別當(dāng)做縱坐標(biāo)和橫坐標(biāo)，可以將現(xiàn)有的芯片分成四個(gè)部分。魏少軍教授指出，第一個(gè)象限（圖中紅色區(qū)域）需要具備軟件硬件雙重可編程性，這就是軟件定義芯片的主旨所在。

“做（設(shè)計(jì)）芯片的人面臨著兩個(gè)困難，第一個(gè)是算法的不斷演變，第二個(gè)是一種算法只對(duì)應(yīng)一種應(yīng)用，沒有通用的算法?！蔽荷佘娊淌谡f，“如何把眾多的神經(jīng)網(wǎng)絡(luò)和應(yīng)用集中到一起呢？顯然這就需要用到軟件定義芯片的架構(gòu)。”軟件定義芯片是通過將軟件途經(jīng)不同的管道輸送到硬件中來執(zhí)行任務(wù)，使得芯片能夠?qū)崟r(shí)地根據(jù)軟件/產(chǎn)品的需求，動(dòng)態(tài)調(diào)整計(jì)算和內(nèi)存需求，從而實(shí)現(xiàn)更加靈活的芯片設(shè)計(jì)。

針對(duì)芯片的智能化，芯片設(shè)計(jì)工具也至關(guān)重要。Cadence 中國區(qū)總經(jīng)理徐昀指出，該公司今年宣布踏入系統(tǒng)分析市場，并推出了智能系統(tǒng)設(shè)計(jì)戰(zhàn)略（Intelligent System Design），希望以此為客戶的日常開發(fā)提供更多幫助。Cadence總裁 Anirudh Devga在CDNLive 2019上的演講中介紹了該公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，它以技術(shù)（計(jì)算）軟件作為核心能力，包括引用AI和算法優(yōu)化設(shè)計(jì)工具、擴(kuò)展到新系統(tǒng)領(lǐng)域、以及執(zhí)行核心 EDA 和 IP。

Anirudh Devga指出，為了優(yōu)化設(shè)計(jì)方案，Cadence從以下三個(gè)方面將機(jī)械學(xué)習(xí)（Machine Learning ，ML）與 EDA 相互結(jié)合，并以此建立在機(jī)械學(xué)習(xí)中的領(lǐng)導(dǎo)地位。l ML Inside：通過更快的機(jī)器學(xué)習(xí)引擎來改善數(shù)字設(shè)計(jì)工具，并帶來更好的PPA（Performance，Power，Area）。l ML Outside：通過自動(dòng)化的設(shè)計(jì)流程，來提升效率。l ML Enablement：通過軟硬件的協(xié)同設(shè)計(jì)，再加上 Cadence針對(duì)機(jī)器學(xué)習(xí)的 Tensilica 處理器 IP，為系統(tǒng)級(jí)的優(yōu)化帶來提升。

Anirudh Devga在現(xiàn)場還介紹了今年推出的Clarity 3D 場求解器、企業(yè)級(jí) FPGA 原型平臺(tái) Cadence Protium X1和第三代 JasperGold 形式化驗(yàn)證平臺(tái)。去年9月，Cadence 還推出了其首款深度神經(jīng)網(wǎng)絡(luò)加速器 DNA 100 處理器 IP，來為設(shè)備端AI應(yīng)用提供業(yè)界領(lǐng)先的性能和能效。另外，在Cadence的布局布線工具 Innovus 里，也已有內(nèi)置的 AI 算法來取代傳統(tǒng)的算法。

5G時(shí)代的來臨將會(huì)提速各個(gè)領(lǐng)域的智慧化轉(zhuǎn)型。正如魏少軍教授所言，智能化是大勢所趨，讓芯片智能化是當(dāng)下的一個(gè)重要目標(biāo)。而算法是實(shí)現(xiàn)智慧化的核心，計(jì)算是實(shí)現(xiàn)智能的唯一途徑，芯片則是不可或缺的執(zhí)行者。根據(jù)耶魯大學(xué)和牛津大學(xué)的研究報(bào)告，AI到 2060 年前后有 50% 的概率完全超過人類。預(yù)計(jì)在 10 年內(nèi)，人工智能將會(huì)在多個(gè)領(lǐng)域超過人類：翻譯領(lǐng)域（2024），高中水平的寫作（2026），駕駛卡車（2027）。

可以預(yù)見的是，未來AI的發(fā)展速度還會(huì)不斷提升，并在各個(gè)細(xì)分領(lǐng)域發(fā)揮越來越大的作用，而芯片的設(shè)計(jì)思路和設(shè)計(jì)工具等多個(gè)環(huán)節(jié)也將跟隨AI的發(fā)展進(jìn)一步演進(jìn)，變得更加靈活和高效。