TPS707xx系列器件旨在為TI DSP，處理器電源，ASIC，FPGA和雙輸出數字應用提供完整的電源管理解決方案電壓調節器是必需的。定序功能的簡易可編程性使該系列產品成為具有電源排序要求的任何TI DSP應用的理想選擇。精確性，快速瞬態響應，SVS監控電路（上電復位），手動復位輸入和使能功能等差異化特性提供了完整的系統解決方案。

TPS707xx系列穩壓器提供非常好的功能。低壓差（LDO）電壓和雙輸出，具有上電順序控制，主要用于DSP應用。這些器件具有極低的噪聲輸出性能，無需使用任何額外的濾波器旁路電容，并且具有快速瞬態響應，并且可以穩定使用10μF低ESR電容。

TPS70751具有固定電壓3.3 V /1.8 V.穩壓器1最高可支持250 mA，穩壓器2最高可支持125 mA。獨立的電壓輸入允許設計人員配置源功率。

由于PMOS器件表現為低值電阻，因此壓差電壓非常低（穩壓器1上通常為83 mV），與電壓成正比。輸出電流。此外，由于PMOS傳輸元件是電壓驅動器件，因此靜態電流非常低并且與輸出負載無關（在整個輸出電流范圍內最大值為230μA）。這個LDO系列還具有睡眠模式;將高信號應用于 EN （啟用）關閉兩個穩壓器，在T _J = 25°時將輸入電流降至1μA C.

當使能（ EN ）引腳連接到低電平輸入電壓時，器件使能。兩個穩壓器的輸出電壓分別在V _SENSE1 和V _SENSE2 引腳上檢測。

序列（SEQ）引腳的輸入信號控制兩個穩壓器的上電順序。當器件使能且SEQ被拉高或保持開路時，V _OUT2 先導通，V _OUT1 保持截止，直到V _OUT2 達到其穩定輸出電壓的83％。此時，V _OUT1 打開。如果V _OUT2 被拉低到83％以下（即過載條件），則V _OUT1 被關閉。拉低SEQ反向上電順序，V _OUT1 首先打開。 SEQ連接到內部上拉電流源。

對于每個穩壓器，當穩壓器關閉（禁用）時，有一個內部放電晶體管對輸出電容放電。

電源正常（PG1）引腳報告電壓狀況在V _OUT1 。電源良好可用于為穩壓器1提供的電路實現SVS。

TPS70751具有 RESET （SVS，POR，或上電復位）。 RESET 輸出在欠壓情況下啟動DSP系統和相關數字應用中的復位。 RESET 表示V _OUT2 的狀態和手動復位（ MR1 和 MR2 ）引腳。當V _OUT2 達到其調節電壓的95％且 MR1 且 MR2 < /span>處于邏輯高電平狀態， RESET 在120 ms延遲后進入高阻態。 RESET 在V _OUT2 穩壓輸出電壓低于其穩壓電壓的95％（即過載條件）時進入邏輯低電平狀態。要監視V _OUT1 ，PG1輸出可以連接到 MR1 或 MR2 。

器件具有欠壓鎖定（UVLO）電路，可防止內部穩壓器導通，直到V _IN1 達到2.5 V。