在工程的世界里，決定往往源自于深層分析。簡單的決定可能需要幾天、幾周、甚至幾個月的縝密研究。不信問下你的工程師朋友，聽聽他(她)在決定買哪臺攝像機或筆記本電腦上花了多少時間，很可能他(她)花在研究產品規(guī)格、閱讀產品評價和在商店購買產品的時間要比你所有其他朋友全加起來還要多。令人吃驚的是，這種對細節(jié)的重視并不只出現在工程師工作本身，例如：新的簽核時序工具的質量檢驗故事。讓我們探討下這一現象的原因所在，描述工程師應采用哪些步驟檢驗新工具的質量。

　　在理想世界里，設計師總是有時間有專業(yè)知識來運行SPICE級關聯，但事實上是時間也不夠、專業(yè)知識也不足。產品開發(fā)周期總是很短，這讓設計師大部分的時間都要耗在產品開發(fā)上，而且從學校新鮮出爐的SPICE技經過多年數字設計后已逐漸變質。依賴于自身所熟悉的知識，設計師可使用其現有靜態(tài)時序分析工具(STA)作為新工具質量檢驗的參考。

　　經過15年多的時間，時序簽核世界已被Synopsys的PrimeTime (PT)所主宰;不計其數的設計師通過使用這款工具成功完成了投片，同時通過這款工具所生產的可用芯片也無法估量。在某種意義上，PrimeTime已成為了作為時序黃金標準的SPICE的一個代表。在28及28納米以下工藝節(jié)點，這不是一個必需做出的安全合理的假設，許多的工程師正在尋找替代方案。

　　下一代STA工具對比PrimeTime的缺陷所在

　　遺憾的是，新時序簽核工具的評估流程并不完善。在多數情況下，工程師只對比較新工具與PT感興趣，很少關心它們的SPICE關聯。具體原因有以下幾點：

　　1. 工程師可能不具備進行SPICE關聯的專業(yè)知識;

　　2. 工程師的確沒時間進行SPICE級關聯;

　　3. 設計通過使用PT成功完成投片已有多年時間，因此相比PT，新工具想要“足夠好”需具備很高的舒適度。

　　沒有SPICE關聯，工程師更是無從得知其設計在芯片中運作情況。他們只能假設，芯片可用就意味著其STA工具是精確的，但事實上是有幾個因素可掩蓋住精度差的情況的同時仍生成可用芯片。動態(tài)電壓降容限、同步開關輸出噪音(SSO)、溫度/電壓和工藝的片上變異(OCV)及用于提取角點的悲觀主義傾向均可形成一個大型的安全網絡，完全掩蓋了工具的不精確性。如芯片是在工藝窗口中間制造的話，那么這點就尤為明顯。確保SPICE關聯可實現更小的容限、更少的過度設計以及更好的功耗。

　　與其它時序器關聯勢必造成許多問題，使得需求難以得到滿足。最明顯的障礙就是中性黃金參考的缺乏以及PT所呈現的基線參考的不斷變化。近年來，“精度”一直讓步于“運行時間”，到最后還是以增加保守性為代價的前提下做出犧牲以改善運行時間。但即便今天的事實標準不會一個季度一變，但時序關聯仍將是項非常困難的任務。由于目前的多數時序器都是以漸近波形評估(AWE)為基礎，因此他們全都具有自身進行串擾延時建模的秘密武器(secret sauce)。這也使得在黃金參考為其秘密武器護航時也會有問題存在。此外，為了更精確的關聯，設計師必須以完全相同的方式運行這些工具。這些關聯變量可分為兩種類型：

　　控制設置

　　控制設置數量多、變化大，包括串擾延時計算的干擾源過濾。在這一領域，必須同等設置的變量有好幾個，其中包括耦和電容干擾源比率、Vdd焊塊高度百分比和干擾源窗口過濾。此外，關鍵網絡重選標準是適當比較一個時序器與另一個時序器的關鍵。眾所周知，所有時序器均是在首次時序窗口融合迭代就具有“生就的保守性”。這會導致無時序問題的路徑的匹配難度的提高，因為它們的計算采用的是保守的啟發(fā)式方式。稍微的不精確性不會導致路徑失效，但將會給運行時間帶來顯著影響。

　　串擾建模

　　即便每款工具都采用了其最精確的算法，基于干擾源感應噪音沖擊的計算原理，工具本身仍具有無關聯性。當受干擾對象網絡在單次傳輸中不止一次交叉開關閾值時管理延時計算就是會引入錯誤的另一個例子。重點在于：除非所有EDA供應商都集中在一起，同意采用串擾建模算法作為標準算法，否則這些工具將永不可能完全關聯在一起。(使用SPICE作為黃金參考?也許。哦，等等，那要做的工作就太多了!)

　　Tekton作為微捷碼的下一代靜態(tài)時序分析工具，較PrimeTime和Cadence ETS提供了壓倒性性能優(yōu)勢，同時還致力于與類似SPICE的傳統參考工具的關聯。PrimeTime固有的SPICE關聯的不確定性以及最多快上5倍的Tekton運行時間已大大降低了“什么是PrimeTime的可接受關聯”這一門檻，只要你能解釋清楚異常值。

　　簽核質量檢驗

　　工程師要做些什么來檢驗一款新工具的質量呢，比如Tekton的“簽核”精確性?歷史和經驗告訴我們，STA工具間關聯將不會比2-3%的路徑延時更好。為什么呢?因為大多數，如非全部的話，供應商都會聲明其工具精度是2-3%的SPICE。SPICE有準備以某些形式提供給每家供應商使用，供應商可對其工具進行微調以配合SPICE要求。如果2-3%的SPICE是在理想狀態(tài)下可獲得的最佳值，那么當沒有共享部分時一家供應商的工具與與另一家供應商相比可更好上多少呢?好不了太多。據統計，如果你有看到平均和標準偏差值，那么關聯情況將會更好很多。這是因為超出統計范圍的異常值的分析工作可以通過使用SPICE級分析技術來完成。在這些情況下可以證明的是：在許多場合，甚至PrimeTime都一直是錯誤的。

　　簽核質量檢驗隨后會變得更符合單一系列關聯標準。第一步，達成一個合理的統計關聯目標;所謂一個合理目標是指，它將在目前簽核工具聲明的(SPICE相關的)同樣錯誤范圍之內。出于上述已討論過的原因，這可比設置絕對精度目標更可取得多。例如：當目前工具精確性僅在75ps的SPICE以內時，試圖獲得50ps的現有簽核工具時序關聯性就顯得徒勞無功。第二步，查看SPICE相關的異常值。EDA供應商需讓設計工程師更容易做到這點。伴隨有路徑上串擾的SPICE關聯至少是項瑣碎煩人的工作。一旦達成這兩個步驟，那么多數工程師將會有信心在生產中使用新工具進行時序流程中除了最終時序運行以外的每個部分。以新技術測試芯片的首選是采用單一簽核工具，因為通過在企業(yè)內運行芯片并控制電壓和溫度可以減輕風險性。芯片成功是最終簽核質量檢驗和采用的最后一個步驟。

　　作為業(yè)界最新一代的STA工具，Tekton將在目前領先的集成器件制造商(IDM)、無晶圓半導體公司和代工廠中吸引新的合約。擁有這個傾向于與基于SPICE的參考標準進行比較的新合約，這些公司將有信心能夠充分采用和利用Tekton的卓越技術，包括高性能多線程、并發(fā)多模多角分析以及大量其它功能。