模擬乘法器視頻開關(guān)電路圖
2010-10-02 09:25:56
2893 NB3N3020DTGEVB，用于SONET的NB3N3020 PLL時(shí)鐘發(fā)??生器評(píng)估板。 NB3N3020DTG是一款高精度，低相位噪聲可選時(shí)鐘倍頻器。器件采用2 -210 MHz LVCMOS單端時(shí)鐘源
2019-09-02 08:40:14
NB3N5573DTGEVB，用于SONET的NB3N5573 PLL時(shí)鐘發(fā)??生器評(píng)估板。 NB3N5573是一款高精度，低相位噪聲時(shí)鐘發(fā)生器，支持PCI Express和以太網(wǎng)要求
2019-08-30 08:41:47
怎樣做一個(gè)乘法器電路
2013-01-09 18:26:48
請(qǐng)問TI有沒有類似AD835這樣的乘法器？？
2018-06-21 02:36:06
乘法器和混頻器的區(qū)別 表面上看，都是做“乘法”了，其實(shí)區(qū)別很大。 乘法器，一般叫模擬乘法器，是用于
2009-11-13 16:37:25
請(qǐng)問關(guān)于乘法器的Verilog 程序中，移位累加具體每一步是怎么走的，自己琢磨了一番，感覺不是太懂，求高手解釋。（明白二進(jìn)制乘法的計(jì)算過(guò)程）
2015-10-17 23:08:02
AVR的硬件乘法器8X8的嗎，數(shù)據(jù)手冊(cè)上是這么寫的。結(jié)果是16位的他這個(gè)乘法器應(yīng)該是內(nèi)核自帶的吧，還是外設(shè)呢如果用CV編譯，如何調(diào)用乘法器呢?cái)?shù)據(jù)手冊(cè)上只給出了匯編代碼，如果是用c語(yǔ)言如何調(diào)用呢，還是不用調(diào)用直接寫式子就可以了呢？
2020-07-22 08:00:51
STM32有很多型號(hào)，高端的帶DMA、浮點(diǎn)運(yùn)算、乘法器、可編程增益放大器（PGA）、內(nèi)部看門狗、這些低性能的不也一樣有嗎？所謂的高級(jí)芯片功能體現(xiàn)在哪里？主頻更高？?jī)?nèi)存更大？
2021-12-21 11:37:58
fpga中定點(diǎn)乘法器設(shè)計(jì)（中文）目錄聲明 ………………………………………………………………………………………… 10、 約定
2012-08-12 11:59:01
我想請(qǐng)問一下各位大佬四象限乘法器的四象限是什么意思呢？可以具體 說(shuō)明一下嗎？謝謝啦！
2019-08-06 15:14:13
mc1496模擬乘法器
2015-08-08 20:50:54
求大神解答用AD633乘法器芯片進(jìn)行仿真
2014-04-22 23:26:59
有關(guān)于乘法器的相關(guān)知識(shí)和代碼。最近看到別人做乘法器， 自己也想試一試，上網(wǎng)找到特權(quán)同學(xué)的乘法器的視頻講解，但是對(duì)于我等初學(xué)者，還是搞不懂。經(jīng)過(guò)一天的分析和整理，終于明白了，想分享給那些和我一樣的菜鳥
2016-04-02 00:28:19
測(cè)量完全可行,可得到準(zhǔn)確度較高的測(cè)量結(jié)果【關(guān)鍵詞】：模擬電路參數(shù)測(cè)量;;乘法器;;LabVIEW軟件【DOI】：CNKI:SUN:LZGD.0.2010-02-009【正文快照】：模擬電路中常用的一些
2010-06-02 10:07:53
摘要：介紹了可編程邏輯器件在數(shù)字信號(hào)處理系統(tǒng)中的應(yīng)用。并運(yùn)用VHDL語(yǔ)言對(duì)采用Lattice公司的ispLSI1032E可編程邏輯器件所構(gòu)成的乘法器的結(jié)構(gòu)、原理及各位加法器的VHDL作了詳細(xì)的描述
2019-06-28 06:14:11
我正在研究一種適用于Vedic Maths算法的乘法器。我想對(duì)傳統(tǒng)乘法器和vedic乘法器的時(shí)序延遲進(jìn)行比較分析。我有spartan 3e和Xilinx 12.1時(shí)序分析器。請(qǐng)任何人都可以指導(dǎo)我
2019-07-04 06:36:45
變頻控制和乘法器的基本原理分別是什么?乘法器在變頻控制中有什么作用？
2021-04-13 06:40:36
在數(shù)字信號(hào)處理中，乘法器是整個(gè)硬件電路時(shí)序的關(guān)鍵路徑。速度和面積的優(yōu)化是乘法器設(shè)計(jì)過(guò)程的兩個(gè)主要考慮因素。由于現(xiàn)代可編程邏輯芯片F(xiàn)PGA的集成度越來(lái)越高，及其相對(duì)于ASIC設(shè)計(jì)難度較低和產(chǎn)品設(shè)計(jì)
2019-09-03 07:16:34
本文以乘法器的設(shè)計(jì)為例，來(lái)說(shuō)明采用可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)的方法。
2021-04-29 06:22:10
模擬乘法器為何沒輸出信號(hào)我在仿真analog 的乘法器。我使用的是 Multisim 自帶的庫(kù)文件。器件用的 AD834。我畫好設(shè)計(jì)圖后，接上虛擬示波器。可是，信號(hào)發(fā)生器里有信號(hào)，乘法器后沒有。請(qǐng)問各位高人，我哪里畫錯(cuò)了。還是，multisim自帶的庫(kù)文件就不行
2022-04-01 16:48:04
說(shuō)明：求fpga乘法器，要求快的，不是一個(gè)一個(gè)的加，而是像乘法豎式一樣的，如：10111000111000 *1011111 =10111000111000*1011111
2012-08-16 14:08:36
ISE中自帶的乘法器IP核如何設(shè)置延時(shí)2個(gè)時(shí)鐘周期？為什么我生成的時(shí)候沒有l(wèi)atency這個(gè)選項(xiàng)，生成后的xco文件中貌似也沒有延時(shí)，但是生成的vhd文件中卻有這么一句“c_latency =>
2015-03-28 12:16:31
最近在做乘法器，我想問下用VHDL做軟乘法器，有點(diǎn)不懂軟乘法器，求大神帶！
2015-07-30 11:10:55
2017年國(guó)賽原件清單上有乘法器，用什么芯片做乘法器會(huì)比較好，求助大神。
2017-08-02 10:49:28
求浮點(diǎn)數(shù)乘除計(jì)算程序，求用硬件乘法器計(jì)算浮點(diǎn)數(shù)的程序
2015-11-03 22:32:47
硬件乘法器是怎么實(shí)現(xiàn)的
2023-09-22 06:53:57
一，乘法器硬件乘法器是一個(gè)通過(guò)內(nèi)部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機(jī)可以在部改變 CPU 結(jié)構(gòu)和指令的情況下增加功能，這種結(jié)構(gòu)特別適用于對(duì)運(yùn)算速度要求很嚴(yán)格的情況。硬件
2021-12-09 07:05:15
的匹配有嚴(yán)格要求，否則線性度很難保證，這樣也就對(duì)制造工藝提出了較高的要求。針對(duì)這一缺點(diǎn)，本文提出了一種新型模擬乘法器結(jié)構(gòu)，它采用減法電路來(lái)提高電路的線性度。
2019-07-16 07:40:41
請(qǐng)問各路大神乘法器都有什么型號(hào)的芯片？百度上太少了都找不到，謝謝
2013-09-01 09:45:13
AD834是美國(guó)ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器.它工作穩(wěn)定,計(jì)算誤差小,并具有低失真和微功耗的特點(diǎn),本文介紹了AD834模擬乘法器的主要特性、工作原理、應(yīng)用考慮和
2009-04-27 16:36:57
86 本文設(shè)計(jì)了適用于 SOC（System On Chip）的快速乘法器內(nèi)核。通過(guò)增加一位符號(hào)位，可以支持24×24 無(wú)符號(hào)和有符號(hào)乘法。在乘法器的設(shè)計(jì)中，采用了改進(jìn)的Booth 算法來(lái)減少部分積的數(shù)目
2009-09-21 10:40:4220 模擬乘法器AD834的原理與應(yīng)用:AD834是美國(guó)ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩(wěn)定，計(jì)算誤差小，并具有低失真和微功耗的特點(diǎn)，本文介紹了AD834模擬乘法器
2009-09-29 10:49:21183 對(duì)數(shù)字陣列乘法器的移位加算法、Pezaris 算法、Baugh-Wooley 算法的性能進(jìn)行了分析，討論其各自的特點(diǎn)；指出進(jìn)一步提高并行快速乘法器性能的研究重點(diǎn)。關(guān)鍵詞：陣列乘法器；
2009-12-14 09:28:1641 的更多細(xì)節(jié)可以在下面看到。產(chǎn)品規(guī)格產(chǎn)品詳情零件號(hào)NLTL-6274SM制造商馬基微波爐描述100 MHz 至 1 GHz 的低相位噪聲梳狀發(fā)生器乘法器一般參數(shù)應(yīng)用
2023-05-15 13:52:15
AD532是首款預(yù)調(diào)整的單芯片乘法器/除法器；無(wú)需任何外部調(diào)整電阻或輸出運(yùn)算放大器，即可保證±1.0%的最大乘法誤差和±10 V的輸出電壓范圍。AD532經(jīng)過(guò)內(nèi)部調(diào)整，易于使用，為設(shè)計(jì)
2010-10-02 09:37:50132 模擬乘法器：The Analog MultiplierA simple embodiment of the analog multiplier is shown in Figure 24.
2009-05-16 16:18:583704 
點(diǎn)接觸晶體管乘法器電路圖
2009-07-03 13:37:00578 
采用乘法器的可變環(huán)寬比較器電路圖
2009-07-25 11:36:29587 
乘法器對(duì)數(shù)運(yùn)算電路應(yīng)用
由對(duì)數(shù)電路實(shí)現(xiàn)乘法運(yùn)算的數(shù)學(xué)原理是：UO=EXP（INU11+INU12）=U11+U12
圖5.4-19示出了滿足上式的乘法器的方框
2010-04-24 16:03:192273 
乘法器的基本概念
乘法器是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5913355 
1/4平方乘法器
這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計(jì)而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:101777 
脈沖-寬度-高度調(diào)制乘法器
脈沖-寬度-高度調(diào)制乘法器雙稱為時(shí)間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY
2010-05-18 14:23:531782 
變跨導(dǎo)乘法器的基本原理
圖5.4-25為變跨導(dǎo)乘法器原理圖。它利用V1、V2管的跨導(dǎo)GM正比于恒流源電流IO，而IO又受另一個(gè)輸入電壓控制，而實(shí)
2010-05-18 14:48:282947 
N象限變跨導(dǎo)乘法器
為了克服圖5.4-25所示的乘法器的缺點(diǎn)，在基電路的基礎(chǔ)上，采用了雙重差分放大式結(jié)構(gòu)，設(shè)計(jì)出如圖5.4-27所示的N象限變跨導(dǎo)乘法器。
2010-05-18 15:24:081545 
可變跨導(dǎo)乘法器的品種
模擬乘法器就基單片結(jié)構(gòu)的形式來(lái)說(shuō)，基本上分為兩大類，即用于處理交流小信號(hào)的如圖5.4-27所示的基本電路，以及適用于模擬運(yùn)算
2010-05-18 15:51:401736 
變跨導(dǎo)乘法器
這種乘法器現(xiàn)在已經(jīng)成為一種工業(yè)上的標(biāo)準(zhǔn)方法，是應(yīng)用極為廣泛的優(yōu)質(zhì)乘法器。
2010-05-18 16:00:551087 乘法器在模擬運(yùn)算電路中的應(yīng)用
相乘運(yùn)算
2010-05-18 16:48:061879 乘法器在通信電路中的應(yīng)用
普通振幅調(diào)制
2010-05-18 17:46:471268 如圖所示為有負(fù)載驅(qū)動(dòng)能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負(fù)載驅(qū)動(dòng)能力的乘法器電路
2011-01-29 19:01:331372 
實(shí)驗(yàn)?zāi)康?1、熟悉Xilinx的ISE 軟件的使用和設(shè)計(jì)流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運(yùn)算符實(shí)現(xiàn)一個(gè)16*16 乘法器模塊； 4、用IP核實(shí)現(xiàn)一個(gè)16*16 乘法器模塊； 5、用例化語(yǔ)
2011-05-20 17:00:1466 AD834具有的800MHz的可用帶寬是此前所有 模擬乘法器 所無(wú)法相比的。在推出AD834之前，ADI公司已經(jīng)有了大約20年設(shè)計(jì)模擬乘法器的歷史，也推出過(guò)其他的模擬乘法器產(chǎn)品，如：AD734四象限模
2011-07-18 15:33:21242 本文著重介紹了一種基于WALLACETREE優(yōu)化算法的改進(jìn)型乘法器架構(gòu)。根據(jù)FPGA內(nèi)部標(biāo)準(zhǔn)獨(dú)特slice單元，有必要對(duì)WALLACE TREE部分單元加以研究?jī)?yōu)化，從而讓在FPGA的乘法器設(shè)計(jì)中的關(guān)鍵路徑時(shí)延
2011-11-17 10:50:184936 
定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對(duì)其兩邊的
2012-01-17 10:39:0132 本文提出了一種高頻四象限電流乘法器。該乘法器電路結(jié)構(gòu)對(duì)稱。提出的乘法器電路工作在±1．18 V的電源電壓下。由于從輸人端到地的低寄生電容，該電路可以工作在高頻條件下，實(shí)驗(yàn)
2012-03-07 10:52:523516 
這個(gè)模擬乘法器原理圖可作為分壓器和乘數(shù)。該電路是由四個(gè)部分組成。晶體管匹配確定乘法電路的精確度。
2012-03-13 16:58:3622787 
低壓高頻CMOS電流乘法器原理圖通過(guò)調(diào)節(jié)跨導(dǎo)參數(shù)k和參數(shù)a，來(lái)調(diào)節(jié)乘法器的增益。參數(shù)k和MOS管的尺寸直接相關(guān)。
2012-03-14 17:25:472364 
AD9557是一款低環(huán)路帶寬時(shí)鐘乘法器，可為包括同步光纖網(wǎng)絡(luò)(SONET/SDH)在內(nèi)的許多系統(tǒng)提供抖動(dòng)清除和同步能力。AD9557可產(chǎn)生與一個(gè)或兩個(gè)外部輸入?yún)⒖?b class="flag-6" style="color: red">時(shí)鐘同步的輸出時(shí)鐘。數(shù)字鎖相環(huán)
2012-08-03 12:16:2961 模擬乘法器，大家自己有需要的趕緊下載吧，機(jī)不可失
2015-10-27 14:10:200 ８乘８乘法器verilog源代碼，有需要的下來(lái)看看
2016-05-23 18:21:1624 基于AD835的乘法器原理圖及PCB設(shè)計(jì)
2016-06-08 16:46:100 華清遠(yuǎn)見FPGA代碼-FPGA片上硬件乘法器的使用
2016-10-27 18:07:5410 一個(gè)自己寫的八位數(shù)的乘法器
2016-12-01 15:45:2315 高速雙域乘法器設(shè)計(jì)及其應(yīng)用_鄭朝霞
2017-01-07 18:39:170 模擬乘法器作用及電路
2017-10-23 09:22:4028 乘法器，求模運(yùn)算部分利用Barrett約減運(yùn)算，用硬件描述語(yǔ)言進(jìn)行FPGA設(shè)計(jì)與實(shí)現(xiàn)，避免了除法運(yùn)算。對(duì)于192位的操作數(shù)，完成Barrett模乘需要約186個(gè)時(shí)鐘周期，計(jì)算速率可以達(dá)到269.17 Mb/s。
2017-11-08 15:18:1932 雖然許多有關(guān)調(diào)制的描述都將其描繪成一種乘法過(guò)程，但實(shí)際情況更為復(fù)雜。 首先，為清晰起見，若信號(hào)Acos（t）和未調(diào)制的載波cos（t）施加于理想乘法器的兩路輸入，則我們將得到一個(gè)調(diào)制器。這是因?yàn)閮蓚€(gè)
2017-11-15 14:45:1815 本文介紹了變跨導(dǎo)式模擬乘法器的工作原理及應(yīng)用。
2017-11-22 19:23:3436 只產(chǎn)生9個(gè)部分積，有效降低了部分積壓縮陣列的規(guī)模與延時(shí)．通過(guò)對(duì)5級(jí)流水線關(guān)鍵路徑中壓縮陣列和64位超前進(jìn)位（CLA）加法器的優(yōu)化設(shè)計(jì)，減少了乘法器的延時(shí)和面積．經(jīng)現(xiàn)場(chǎng)可編程邏輯器件仿真驗(yàn)證表明，與采用Radix-8 Booth算法的乘法器相比，該乘法器速度提高了11%，硬件資
2018-03-15 13:34:006 硬件乘法器是現(xiàn)代計(jì)算機(jī)中必不可少的一部分，其基礎(chǔ)是加法器結(jié)構(gòu)。
2018-05-11 10:52:458533 在做項(xiàng)目的過(guò)程中，經(jīng)常遇到乘法計(jì)算，乘法器的設(shè)計(jì)就尤為重要。乘法器決定了最終電路功能能否實(shí)現(xiàn)，資源使用量多少以及時(shí)序性能優(yōu)劣等。
2018-07-04 09:41:458884 在集成電路系統(tǒng)中，模擬乘法器在信號(hào)調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動(dòng)增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2019-05-31 08:20:002617 
在微處理器芯片中，乘法器是進(jìn)行數(shù)字信號(hào)處理的核心，同時(shí)也是微處理器中進(jìn)行數(shù)據(jù)處理的關(guān)鍵部件。乘法器完成一次操作的周期基本上決定了微處理器的主頻。乘法器的速度和面積優(yōu)化對(duì)于整個(gè)CPU的性能來(lái)說(shuō)是非常重要的。為了加快乘法器的執(zhí)行速度，減少乘法器的面積，有必要對(duì)乘法器的算法、結(jié)構(gòu)及電路的具體實(shí)現(xiàn)做深入的研究。
2019-05-15 08:27:0014914 
本文在設(shè)計(jì)實(shí)現(xiàn)乘法器時(shí)，采用了4-2和5-2混合壓縮器對(duì)部分積進(jìn)行壓縮，減少了乘法器的延時(shí)和資源占 用率；經(jīng)XilinxISE和QuartusII兩種集成開發(fā)環(huán)境下的綜合仿真測(cè)試
2018-12-19 13:30:2510461 
電子發(fā)燒友網(wǎng)為你提供()NB3N3020相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè)，更有NB3N3020的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料，NB3N3020真值表，NB3N3020管腳等資料，希望可以幫助到廣大的電子工程師們。
2019-04-18 20:50:09
乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過(guò)使用一系列計(jì)算機(jī)算數(shù)技術(shù)來(lái)實(shí)現(xiàn)。
2019-11-28 07:06:003061 乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過(guò)使用一系列計(jì)算機(jī)算數(shù)技術(shù)來(lái)實(shí)現(xiàn)。乘法器不僅作為
2021-02-18 15:08:0124393 
模擬乘法器是對(duì)兩個(gè)模擬信號(hào)（電壓或電流）實(shí)現(xiàn)相乘功能的的有源非線性器件。
2021-02-18 16:37:288665 模擬乘法器是輸出電壓與兩路輸入電壓之積成正比的有源網(wǎng)絡(luò)。理想的乘法器具有無(wú)限大的輸入阻抗及零輸出阻抗，其標(biāo)尺因子不隨頻率變化并且與電壓的大小無(wú)關(guān)。如果理想的乘法器的任意一路輸入電壓為零時(shí)，則輸出電壓就為零。換句話說(shuō)，它的失調(diào)、漂移和噪聲電壓均為零。
2021-02-18 17:21:195655 
MT-079：模擬乘法器
2021-03-21 02:50:0612 在集成電路系統(tǒng)中，模擬乘法器在信號(hào)調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動(dòng)增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實(shí)現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2021-03-23 09:40:193930 
MT-079：模擬乘法器
2021-04-27 10:15:3210 本設(shè)計(jì)以16位乘法器的設(shè)計(jì)為基礎(chǔ)，從而掌握現(xiàn)代大規(guī)模集成數(shù)字邏輯電路的應(yīng)用設(shè)計(jì)方法，進(jìn)一步掌握電子儀器的正確使用方法，以及掌握利用計(jì)算機(jī)進(jìn)行電子設(shè)計(jì)自動(dòng)化（EDA）的基本方法。由16位加法器構(gòu)成
2021-06-01 09:43:5626 基于模擬乘法器MC1496的混頻電路
2022-06-07 15:21:5017 我們使用調(diào)制器而不是乘法器有幾個(gè)原因。乘法器的兩個(gè)端口都是線性的，因此載波輸入上的任何噪聲或調(diào)制都會(huì)使信號(hào)輸入成倍并降低輸出，而調(diào)制器載波輸入的幅度變化大多可以忽略不計(jì)。二階機(jī)制會(huì)導(dǎo)致載波輸入端的幅度噪聲影響輸出，但在最好的調(diào)制器中，這些噪聲被最小化，這里不討論。
2023-01-30 14:26:352103 
NI Multisim 10經(jīng)典教程分享--模擬乘法器電路
2023-02-02 09:56:462290 該器件可接受高達(dá) 1.4GHz 的輸入頻率，與分頻器及可編程低噪聲乘法器相結(jié)合，可靈活設(shè)置頻率。附加的可編程低噪聲乘法器可幫助用戶減輕整數(shù)邊界雜散的影響。
2023-10-17 12:46:45420 低相位噪聲晶振選型，應(yīng)該從何入手？? 低相位噪聲晶振在現(xiàn)代電子設(shè)備中扮演著非常重要的角色，因?yàn)樗鼈兡軌蛱峁└呔鹊?b class="flag-6" style="color: red">時(shí)鐘信號(hào)，并且具有低噪聲水平。然而，在選擇適合的低相位噪聲晶振之前，需要了解一些
2023-12-15 14:11:55180
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論