集成多路模擬開關的應用技巧

集成多路模擬開關（以下簡稱多路開關）是自動數據采集、程控增益放大等重要技術領域的常用器件，其實際使用性能的優劣對系統的嚴謹和可靠性重要影響。關于多路開關的應用技術，些文獻上介紹有兩點不足：一是對器件自身介紹較多，而對器件與相關電路的合理搭配與協調介紹較少；二是原則性的東西介紹較多，而操作性的東西介紹較少。研究表明：只有正確選擇多路開關的種類，注意多路開關與相關電路的合理搭配與協調，保證各電路單元有合適的工作狀態，才能充分發揮多路開關的性能，甚至彌補某性能指標的欠缺，收到預期的效果。本文從應用的角度出發，研究多路開關的應用技巧。目前市場上的多路開關以CMOS電路為主，故以下的討論除特別說明外，均針對這類產品。

1 “先斷后通”與“先通后斷”的選擇

目前市場上的多路開關的通斷切換方式大多為“先斷后通”（Break-Before-Make）。

在自動數據采集中，應選用“先斷后通”的多路開關。否則，就會發生兩個通道短接的現象，嚴重時會損壞信號源或多路開關自身。
然而，在程控增益放大器中，若用多路開關來改變集成運算放大器的反饋電阻，以改變放大器的增益，就不宜選用“先斷后通”的多路開關。否則，放大器就會出現開環狀態。放大器的開環增益極高，易破壞電路的正常工作，甚至損壞元器件，一般應予避免。

2 選擇合適的傳輸信號輸入方式

傳輸信號一般有單端輸入和差動輸入兩種方式，分別適用于不同的場合。

單端輸入方式如圖1所示，即把所有信號源一端接同一信號地，信號地與ADC等的模擬地相接，各信號源的另一端分別接多路開關。圖中Vs為傳輸信號，Vc為系統中的共模干擾信號。

圖1（a）接法的優點是無需減少一半通道數，也可保證系統的共模抑制能力；缺點是僅適用于所有傳輸信號均參考一個公共電位，且各信號源均置于同樣的噪聲環境下，否則會引入附加的差模干擾。

圖1（b）接法適用于所有傳輸信號相對于系統模擬公共地的測量，且信號電平明顯大于系統中的共模干擾。其優點是可得到最多的通道數，缺點是系統基本失去了共模抑制能力。

差動輸入方式如圖2所示，即把所有信號源的兩端分別接至多路開關的輸入端。其優點是抗共模干擾的能力強，缺點是實際通道數只有單端輸入方式的一半。當傳輸信號的信噪比較低時，必須使用差動輸入方式。

3 減小導通電阻的影響

多路開關的導通電阻RON（一般為數10Ω至1kΩ左右）比機械開關的接觸電阻（一般為mΩ量級）大得多，對自動數據采集的信號傳輸精度或程控制增益放大的增益影響較明顯，而且RON通道隨電源電壓高低、傳輸信號的幅度等的變化而變化，因而其影響難以進行后期修正。實踐中一般是設法減小RON來降低其影響。

以CD4051為例，測試發現[1]：CD4051的RON隨電源電壓和輸入模擬電壓的變化而變化。當VDD=5V、VEE=0V時，RON=280Ω，且隨V1的變化突變；當VDD>10V、VEE=0V時，RON=100Ω，且隨V1的變化緩變。可見，適當提高CD4051的VDD有利于減小RON的影響。必須注意：提高VDD的同時，應相應提高選通控制端A、B、C的輸入邏輯電平。例如：取VDD=12V(VEE=0V)，可采用電源電壓上拉箝位的方法，上拉電阻的阻值取1.5kΩ以上，使選通控制端信號的有效高電平不低于6V。這樣，既保證CD4051理想導通（RON小，又實現了CMOS電平與TTL電平的轉換（μP一般為TTL電平）。

可見，根據具體情況，適當提高多路開關的電源電壓，是降低其RON影響的一種有效措施。此外，適當提高電源電壓，還可以同時減小導通電阻路差ΔRON和加快開關速度。

4 消除抖動引起的誤差

和機械開關類似，多路開關在通道切換時也存在抖動過程，會出現瞬變現象。若此時采集多路開關的輸出信號，就可能引入很大的誤差。例如[2]：某計算機自動數據采集與處理系統采集三個模擬量：水泵轉速、流量、壓力。三個模擬量對應的TTL電平分別為：1.5454V，1.5698V、2.9394V。采集系統從通道1、2、3分別對這三個模擬量連續采集10次，采集結果位于1.8554～1.8603、1.5625～1.5673、1.62207～1.62695之間，其中1、3、通道的誤差很大。研究發現，這種誤差是由于系統在多路開關通斷切換未穩定下來就采集數據造成的。

消除抖動的常用方法有兩種：一是用硬件電路來實現（硬件方法），即用RC濾波器除抖動；另一種是用軟件延時的方法來解決（軟件方法）。在有μP的系統中，軟件方法較硬件方法更顯優勢。如上例中，只要在原QuickBASIC數據采集程序加入一循環語句來適當延時，則采集結果位于1.5454～1.5478、1.5698～1.5722、2.9394～2.9418之間，采集精度明顯提高，采集結果正常。

5 提高切換速度

多路開關的切換速度與其自身的結構、工作條件以及外電路的情況都有關系。在實踐中應注意以下幾點：

所有的多路開關的平均傳輸延遲時間tpd均隨VDD的升高而減小。以CD4051為例[3]，當VDD=5V時，tpd=720ns；當VDD=10V時，
tpd=320ns；當VDD=15V時，tpd=240ns。可見，適當提高多路開關的電源電壓，可加快其開關速度。

傳輸信號的信號源內阻Rs對多路開關的切換時間有重要影響。分析表明：在其它條件不變的情況下，切換時間近似與Rs成正比，即Rs越小，開關的動作就越快。所以，對高內阻的信號源（一些傳感器就是如此），宜用阻抗變換器（如電阻跟隨器），將阻抗變低后再接入多路開關。此外，減小Rs還可同時減小多路開關的關斷漏電流造成的誤差。

當系統需要的信號通道數較多時，宜采用圖3所示的兩級聯接方式。在圖3 中，假設系統共需要32個信號通道，將這32個通道分成4組，各組分別接至4個二級開關，信號由二級開關輸出。設每個開關的輸出電容為C0，則輸出總電容由32Co至大約12Co，電路的時間常數減小，開關速度提高。此外，這種聯接方式還可以使多路開關的總關斷漏電流由31Iz降至大約10Iz（設每個開關的關斷漏電流為Iz），從而減小關斷漏電流造成的誤差。對上述兩種作用，通道數越多效果越顯著。當然，這種聯接方式需要的開關數相對多些，選通控制也相對復雜些，因而主要用于信號通道數較多的場合。

目前市場上的多路開關以RCA、AD、SILICONIX、MOTOROLA、MAXIN等公司的產品多見，種類繁多，性能、價格差異較大（詳見有關公司的相關產品數據手冊）。選擇和使用多路開關時，考慮的重點是滿足系統對信號傳輸精度和傳輸速度的要求，同時還必須注意以下兩點：
第一，全面了解多路開關的特性，否則可能出現難以預料的問題。例如：CMOS多路開關在電源切斷時是斷開的，而結型FET多路開關在電源切斷時是接通的。若未注意到這一點，就可能因電源的通斷而損壞有關芯片。

第二，多路開關只有與相關電路合理搭配，協調工作，才能充分發揮其性能，甚至彌補某些性能的欠缺。否則，片面追求多路開關的高性能，忽略與相關電路的搭配與協調，不但會造成成本與性能指標的浪費，而且往往收不到預期的效果。

此外，受芯片種類或應用場合的限制，在實踐中往往有多余的通道。由于多路開關的內部電路相互聯系，所以多余的通道可能產生干擾信號，必要時應作適當處理。例如[4]：測試多路開關CC4097和CC4067時發現，所有多余通道的輸入端都必須接地，否則將產生干擾信號。

有關多路開關的基本應用技術，許多文獻上都有介紹[5]，本文不予述。

?