摘要：提出了利用多軟件平臺(tái)進(jìn)行FIR數(shù)字濾波器的協(xié)同設(shè)計(jì)，改變了傳統(tǒng)的只用硬件電路設(shè)計(jì)的方法，將整個(gè)數(shù)字濾波系統(tǒng)的硬件設(shè)計(jì)趨于軟件化，采用Lattice公司的可編程模擬器件ispPAC20和Altera公司的FPGA設(shè)計(jì)架構(gòu)整個(gè)FIR濾波器實(shí)驗(yàn)系統(tǒng)。由于ispPAC20和FPGA器件的高度集成化以及結(jié)構(gòu)的可重構(gòu)、可編程，使開(kāi)發(fā)人員隨時(shí)可重復(fù)配置滿足各種性能要求的濾波器系統(tǒng)，將整個(gè)系統(tǒng)變得更小型化、更易于升級(jí)維護(hù)且更靈活。

　　0 引言

　　1992年美國(guó)Lattice公司發(fā)明了在系統(tǒng)可編程技術(shù)，徹底改變了傳統(tǒng)數(shù)字電子技術(shù)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)方法，開(kāi)創(chuàng)了數(shù)字系統(tǒng)設(shè)計(jì)的革命性時(shí)代。在1999年，LatTIce公司又推出了在系統(tǒng)可編程模擬電路，為電子設(shè)計(jì)自動(dòng)化技術(shù)的應(yīng)用開(kāi)拓了更為廣闊的前景。

　　隨著信息科學(xué)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，數(shù)字信號(hào)處理在20世紀(jì)末期得到了飛躍式的發(fā)展。在數(shù)字信號(hào)處理中數(shù)字濾波是重要的環(huán)節(jié)，經(jīng)典數(shù)字濾波器從實(shí)現(xiàn)的網(wǎng)絡(luò)結(jié)構(gòu)或者單脈沖響應(yīng)長(zhǎng)度分類，主要分為有限脈沖響應(yīng)(FIR)和無(wú)限脈沖響應(yīng)(IIR)兩大類;與HR濾波器相比FIR濾波器的計(jì)算工作量稍大，但是在保證幅度特性滿足技術(shù)要求的同時(shí)，很容易做到嚴(yán)格的線性相位特性。

　　1 系統(tǒng)的總體結(jié)構(gòu)設(shè)計(jì)

　　由于數(shù)字信號(hào)處理是用數(shù)值運(yùn)算的方式實(shí)現(xiàn)對(duì)信號(hào)的處理，因此，相對(duì)于模擬信號(hào)處理，數(shù)字信號(hào)的處理具有靈活性、高精度和高穩(wěn)定性、便于大規(guī)模集成、而且可以實(shí)現(xiàn)模擬系統(tǒng)無(wú)法實(shí)現(xiàn)的諸多功能。

　　圖1所示為數(shù)字濾波器的信號(hào)處理過(guò)程。數(shù)字信號(hào)處理的對(duì)象諸如語(yǔ)音信號(hào)等它們本身也是模擬信號(hào)，所以一般先經(jīng)過(guò)緩沖以及模擬信號(hào)預(yù)濾波，然后利用模-數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再利用FPGA構(gòu)成的FIR數(shù)字濾波器處理轉(zhuǎn)換后的信號(hào)。進(jìn)一步利用數(shù)-模轉(zhuǎn)換器(D/A轉(zhuǎn)換器)將數(shù)字濾波器處理過(guò)的結(jié)果轉(zhuǎn)換為模擬信號(hào)供使用。

　　2 系統(tǒng)各部分功能的設(shè)計(jì)與實(shí)現(xiàn)

　　2.1 前端緩沖、預(yù)濾波以及模數(shù)轉(zhuǎn)換部分結(jié)構(gòu)

　　這部分的緩沖以及預(yù)濾波由ispPAC20來(lái)完成，然后利用FPGA以及ispPAC20中的D/A轉(zhuǎn)換器、比較器共同構(gòu)成逐次逼近式A/D轉(zhuǎn)換器，其中ispPAC20中的電路結(jié)構(gòu)圖如圖2所示。

　　逐次逼近式A/D轉(zhuǎn)換器原理如圖3所示，當(dāng)啟動(dòng)信號(hào)START到來(lái)后，8位逐次逼近寄存器SAR(Successive ApproximariON Register)清零，轉(zhuǎn)換過(guò)程開(kāi)始。第一個(gè)時(shí)鐘脈沖到來(lái)時(shí)，SAR最高位置1,其余位為0.SAR中鎖存的數(shù)據(jù)為10 000 000,經(jīng)過(guò)DAC轉(zhuǎn)換后得到的輸出電壓Vda,與輸入電壓Vi進(jìn)行比較，若Vi大于Vda,則SAR最高位的1被保留，否則清零。

　　第二個(gè)脈沖到來(lái)時(shí)，SAR次高位置1,所得的新值經(jīng)過(guò)DAC轉(zhuǎn)換后得到的電壓Vda再與Vi進(jìn)行比較，若Vda小于Vi則SAR次高位1被保留，否則清零。重復(fù)上述過(guò)程，依次類推，從D7~D0都比較完畢，轉(zhuǎn)換便結(jié)束，結(jié)束后SAR的數(shù)據(jù)輸出到輸出寄存器作為輸出數(shù)字量。從而經(jīng)過(guò)ispPAC 20和FPGA共同完成從模擬量到數(shù)字量的轉(zhuǎn)換。