本文為大家介紹四個16進制計數器設計方案。

16進制計數器設計方案一：16進制同步加法計數器

設計要求

（1）利用觸發器和邏輯門電路，實現從0-15的加法進制

（2）利用觸發器和邏輯門電路，實現串行序列發生器的設計（信號序列為00010011）。

狀態圖

設計的邏輯電路圖

16進制同步加法計數器電路圖

16進制計數器設計方案二：用Verilog HDL設計2位16進制計數器

用Verilog HDL設計2位16進制計數器，由DE2的KEY0輸入計數值，在HEX1，HEX0上顯示計數值。

程序代碼

DE2按鍵電路圖

16進制計數器設計方案三：用觸發器設計16進制計數器

首先是將每個D觸發器的P端與D端相連，構成T觸發器，然后連接電路，計數器的計數脈沖輸入端為CP，全部清0端為R，全部置1端為S，輸出端由低位到高為分別為Q0、Q1、Q2、Q3。電路圖如下。

仿真波形

CP輸入單位時間脈沖，R在第一個時鐘脈沖置0，在以后的周期內都置高電平1，S在所有的時鐘周期內都置1，然后仿真。其仿真波形截圖如下圖。

16進制計數器設計方案四：VHDL十六進制計數器

VHDL程序

實驗 QuarterII原理圖

實驗過程

1、用Quartus II 7.2 打開已經寫好的程序，編譯，建立仿真文件，進行仿真。

2、打開計算機和EP2C5實驗箱，用串口線連接好，打開電源。

3、為輸入輸出分配好引腳：CLK5對應 PIN 145 RST 對應 PIN 43

SEG_SEL［2 to 0］對應 PIN 141 142 143

SEG_DATA［7 to 0］對應PIN 144 12 11 10 8 6 5 3 LED［7 to 0］對應PIN 34 33 31 30 15 14 13

4、添加硬件，點擊start；觀察實驗現象；

仿真波形

仿真分析：TEMP在時鐘上升沿處計數，SEG_DATA［7 to 0］，LED［7 to 0］顯示對應 TEMP 的值：圖中TEMP=0;SEG_DATA［7 to 0］=00111111；LED［7 to 0］=00000001；

引腳分配圖