當(dāng)我第一次學(xué)習(xí)數(shù)字電子學(xué)時(shí)，電子學(xué)中的眼圖是一個(gè)謎。這個(gè)簡(jiǎn)單的圖表如何告訴您如何關(guān)注一個(gè)設(shè)備的性能？直到我開始設(shè)計(jì)自己的系統(tǒng)，直到我開始意識(shí)到眼圖的重要性。

高速數(shù)字設(shè)備中的信號(hào)同步依賴于來(lái)自數(shù)字IC的精確切換測(cè)量。有許多因素會(huì)影響信號(hào)切換時(shí)間，而錯(cuò)誤的估算會(huì)增加設(shè)備的誤碼率。在沒(méi)有冗余的設(shè)備中，較高的誤碼率可能會(huì)使PCB停止運(yùn)行。

信號(hào)上升/下降時(shí)間和偏斜

數(shù)字IC有一些輸出電容和特性阻抗，在開關(guān)狀態(tài)之間切換時(shí)產(chǎn)生延遲。信號(hào)的上升和下降時(shí)間通常近似為線性，但實(shí)際的上升和下降時(shí)間是指數(shù)的，類似于在簡(jiǎn)單的RC串聯(lián)電路中測(cè)量的值。

這種線性近似適用于較低的開關(guān)速度，其中開關(guān)周期比與上升/下降時(shí)間相關(guān)的等效時(shí)間常數(shù)長(zhǎng)得多。線性近似傾向于低估切換時(shí)間。另一個(gè)近似值是將開關(guān)速度設(shè)置為在導(dǎo)通狀態(tài)的低端和關(guān)閉狀態(tài)的高端之間轉(zhuǎn)換所需的時(shí)間。

不幸的是，這兩種近似都可能低估了適當(dāng)?shù)纳仙?數(shù)字信號(hào)的下降時(shí)間。這在選擇合適的開關(guān)速度和同步信號(hào)網(wǎng)時(shí)會(huì)產(chǎn)生問(wèn)題。

信號(hào)切換的效果和它產(chǎn)生的偏斜是雙重的。首先，它導(dǎo)致通過(guò)連續(xù)IC傳輸?shù)男盘?hào)的到達(dá)時(shí)間誤差。不同的IC可以產(chǎn)生略微不同的輸出脈沖形狀，并且輸出脈沖可以根據(jù)精確的數(shù)字脈沖流而改變。這會(huì)在信號(hào)之間產(chǎn)生不同的參考時(shí)間，這會(huì)在設(shè)計(jì)器同步高速電路時(shí)產(chǎn)生問(wèn)題。

其次，切換期間的指數(shù)上升和下降時(shí)間會(huì)導(dǎo)致輸出電壓落在噪聲中保證金或未定義的區(qū)域。如果嘗試以與有效RC時(shí)間常數(shù)類似的數(shù)據(jù)速率驅(qū)動(dòng)PCB，則會(huì)增加誤碼率。

SMD集成電路

在數(shù)據(jù)速率高于~100 Mbps時(shí)，應(yīng)通過(guò)在PCB中使用轉(zhuǎn)發(fā)或嵌入式時(shí)鐘來(lái)降低偏差。在大多數(shù)高速設(shè)計(jì)中，信號(hào)以差分對(duì)路由，以減少串?dāng)_。這需要在差分信號(hào)網(wǎng)中的跡線對(duì)的正腿和負(fù)腿之間進(jìn)行精確的偏斜補(bǔ)償。在信號(hào)衰減成為主要問(wèn)題之前，Gbps數(shù)據(jù)速率或更高的數(shù)據(jù)速率可能只允許幾皮秒的偏斜。

電路板基板和寄生電容的影響

通過(guò)考慮浮在真空中的導(dǎo)電跡線，簡(jiǎn)單模擬可以考慮數(shù)字信號(hào)的偏差。更好的模擬將考慮襯底的存在，這會(huì)在相鄰導(dǎo)體之間產(chǎn)生寄生電容。該寄生電容可以被視為并聯(lián)電容器，這增加了給定跡線的總電容。這會(huì)增加有效RC時(shí)間常數(shù)并加劇偏斜。

隨著互連密度的增加，寄生電容僅會(huì)進(jìn)一步增加。這些電路在跡線之間具有更緊密的間隔，導(dǎo)致更高的寄生電容。需要適當(dāng)調(diào)整走線寬度，以確保在設(shè)計(jì)過(guò)程中跡線可以適當(dāng)?shù)刈杩蛊ヅ洹?/p>

在多層PCB中，PCB基板中的環(huán)氧樹脂和玻璃編織也會(huì)對(duì)歪斜產(chǎn)生影響。由于PCB制造限制，編織圖案幾乎不會(huì)與每條跡線對(duì)齊。相反，編織和軌跡將在它們之間以一定角度排列，并且該角度將通過(guò)產(chǎn)生相位延遲來(lái)影響偏斜。編織圖案和跡線之間的橫向偏移也會(huì)影響偏斜。

在時(shí)域中，這會(huì)影響給定跡線中信號(hào)的傳播延遲。在這些情況下的偏斜通常以ps/英寸為單位量化。較長(zhǎng)的跡線將累積較大的偏斜，并且對(duì)于中等長(zhǎng)度的跡線，該偏斜可以達(dá)到幾皮秒。這極大地增加了以Gbps運(yùn)行的設(shè)備中信號(hào)劣化的可能性。高速層壓板通常用于補(bǔ)償多層PCB中的這些信號(hào)劣化問(wèn)題。

不匹配的跡線在PCB上

由于長(zhǎng)度或傳播延遲不匹配導(dǎo)致的時(shí)序偏移通常由曲折跡線補(bǔ)償。具有不匹配的跡線長(zhǎng)度的信號(hào)網(wǎng)可以使所有跡線長(zhǎng)度與網(wǎng)絡(luò)中的最長(zhǎng)跡線匹配。曲線需要添加到較短的跡線中以增加其長(zhǎng)度。