女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

CAN總線邊沿時間標準是什么?邊沿時間如何測量呢?

AGk5_ZLG_zhiyua ? 來源:未知 ? 作者:李倩 ? 2018-09-22 08:51 ? 次閱讀

CAN總線邊沿時間會影響采樣正確性,而采樣錯誤會造成錯誤幀不斷出現,影響CAN總線通信。那么CAN總線邊沿時間標準是什么?邊沿時間如何測量呢?

一、CAN測試邊沿時間意義

目前在國內汽車電子行業沒有明確的標準,也就造成汽車零配件質量良莠不齊,零配件整裝到汽車上將會造成CAN總線通信異常,給汽車駕駛帶來安全隱患。如下是GMW3122信號邊沿標準對CAN總線邊沿的規范要求。

表中根據需求不同,波特率不同分為高速CAN 和低速CAN。測試的是信號邊沿時間,邊沿時間是指隱性電平到顯性電平時間和顯性電平到隱性電平變化的總時間。隱性電平(邏輯值0)到顯性電平(邏輯值1)時間為上升沿,顯性電平到隱性電平為下降沿。

邊沿時間分為上升沿時間、下降沿時間。下降沿時間是按照電壓(20%~80%電壓區間,有些按照10%~90%電壓區間測量邊沿時間,文中以20%~80%電壓區間測量邊沿時間)。表中給出時間范圍,如果超出規定時間,會造成波形位寬增加,采樣點取值不準確,波特率異常,出現大量錯誤幀,一直重發數據幀也會造成CAN總線通信癱瘓。

由于現場總線過長,導致總線上掛載電容增加,從而導致線路阻抗增加。在邊沿時間測試需要考慮電阻與電容匹配。模擬測試線路短,需要人為添加電容來模擬現場存在實際情況。在上表中典型值是根據現場電容、電阻得出的常用值。

二、CAN邊沿時間測試步驟

示波器測試CAN波形

用示波器采集CAN總線波形,設置幅值光標為20%~80%,記錄上升沿的時間、下降沿時間。

記錄多次數據,確認每次求得上升沿、下降沿時間都在標準范圍內。

CAN測試問題

只使用示波器測量CAN邊沿時間,需要人為操作記錄多次時間。整車CAN總線擁有多個零部件,測試CAN邊沿時間需要花費大量時間以及人力,而這還只是整車CAN一致性測試的其中一項,完成全部測試要求,需要一個人測試三天。隨著效率要求越來越高,整車廠更希望將時間花費在研發汽車應用新技術。

三、CANDT

基于汽車行業對CAN總線測試手段繁雜,致遠電子自主研發的CANDT一致性測試系統,可構建CAN總線安全保障體系,自動化完成CAN總線物理層、鏈路層及應用層自動化測試。保證整車安全四步曲如下:

步驟一:CAN一致性自動化測試

通過將汽車或節點零部件接入CAN一致性測試系統,可自動化完成CAN總線物理層、鏈路層等自動化測試,覆蓋主流主機廠標準要求,保障整車CAN總線安全穩定。

步驟二:詳細測試報表導出

單節點測試完成之后,可自動化到處詳細CAN一致性測試報表,其包含測試標準引用,評判依據,判斷結果等數據,準確判斷節點工作情況,一目了然,可作為主機廠準入依據。

步驟三:CAN總線故障定位及排查解決

新能源汽車主機廠和零部件企業在CANDT一致性測試后,對于測試報告中顯示測試不通過的問題,可以用CANScope進行故障定位和排查,加快CAN總線穩定的研發速度。

測試結果:保障整車CAN網絡安全

新能源汽車CAN節點在通過一致性測試后,質量高度一致,避免了CAN節點良莠不齊帶來的安全隱患問題,從而保證了整車CAN網絡的安全統一。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • CAN
    CAN
    +關注

    關注

    57

    文章

    2856

    瀏覽量

    466587
  • 電平
    +關注

    關注

    5

    文章

    367

    瀏覽量

    40370
  • 總線通信
    +關注

    關注

    0

    文章

    59

    瀏覽量

    11976

原文標題:CAN一致性測試——邊沿時間

文章出處:【微信號:ZLG_zhiyuan,微信公眾號:ZLG致遠電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    如何同步采集信號及邊沿計數方面問題

    新手求問:最近在做一個測試系統,我用了DAQ助手采集電壓信號來測量壓力又用了邊沿計數功能來測量轉角(通過轉角能求得體積參數),這里出現了一個問題:邊沿計數功能測試只能采樣(按要求),得
    發表于 06-02 21:18

    邊沿觸發有效時間是多少

    在PIC16系列的MCU中,都有一個外中斷腳INT,可以進行邊沿觸發,我想問一下,上升沿或下降沿觸發時對信號由低到高或由高到低有效時間是多少?
    發表于 08-13 11:42

    CAN總線冷知識-邊沿臺階是怎么來的?

    歷的時間作為邊沿時間,仿真了DUT接入CAN網絡時可能會受到的容抗影響,以使測量結果更具有實際意義。分別在CANDT仿真的小電容、大電容負載
    發表于 10-07 07:00

    CAN信號不穩定?“罪魁禍首”邊沿臺階不可忽視

    %所經歷的時間作為邊沿時間,仿真了DUT接入CAN網絡時可能會受到的容抗影響,以使測量結果更具有實際意義。分別在CANDT仿真的小電容、大電
    發表于 10-24 07:00

    如何準確測量CAN節點的信號邊沿參數?

    如何準確測量CAN節點的信號邊沿參數?
    發表于 05-08 06:27

    CMOS觸發器在CP邊沿的工作特性研究

    CMOS觸發器在CP邊沿的工作特性研究  對時鐘脈沖(簡稱CP)邊沿時間的要求,是觸發器品質評價的重要指標之一。觸發器只有在CP邊沿陡峭(短的
    發表于 10-17 08:52 ?2157次閱讀
    CMOS觸發器在CP<b class='flag-5'>邊沿</b>的工作特性研究

    邊沿觸發SR觸發器

    可以將電平觸發器轉換成更為靈活的邊沿觸發器(采用時間控制方法)。邊沿觸發器只在上升沿或下降沿處對輸入采樣。這種轉換可以這樣來實現:將原來的時鐘信
    發表于 08-10 11:10 ?6758次閱讀
    <b class='flag-5'>邊沿</b>觸發SR觸發器

    電平觸發和邊沿觸發的區別

    邊沿觸發一般時間短,邊沿觸發一般時間都是us級的,響應要快的,而電平觸發只須是高和低就可以了,沒時間要求,比如10s
    發表于 11-14 11:38 ?3.2w次閱讀
    電平觸發和<b class='flag-5'>邊沿</b>觸發的區別

    什么是邊沿觸發器_邊沿D觸發器介紹

    邊沿觸發器,指的是接收時鐘脈沖CP 的某一約定跳變(正跳變或負跳變)來到時的輸入數據。在CP=l 及CP=0 期間以及CP非約定跳變到來時,觸發器不接收數據的觸發器。具有下列特點的觸發器稱為邊沿觸發方式觸發器,簡稱邊沿觸發器。
    發表于 01-31 09:02 ?7.2w次閱讀
    什么是<b class='flag-5'>邊沿</b>觸發器_<b class='flag-5'>邊沿</b>D觸發器介紹

    那么CAN總線邊沿時間標準是什么 如何測量邊沿時間

    CAN總線邊沿時間會影響采樣正確性,而采樣錯誤會造成錯誤幀不斷出現,影響CAN總線通信。
    的頭像 發表于 11-23 14:04 ?8354次閱讀
    那么<b class='flag-5'>CAN</b><b class='flag-5'>總線</b><b class='flag-5'>邊沿</b><b class='flag-5'>時間</b><b class='flag-5'>標準是</b>什么 如何<b class='flag-5'>測量</b><b class='flag-5'>邊沿</b><b class='flag-5'>時間</b>

    基于CAN節點的信號邊沿參數測量方案

    CAN總線設計規范對于CAN節點的信號邊沿各項參數都有著嚴格的規定,如果不符合規范,則在現場組網后容易出現不正常的工作狀態,各節點間出現通信故障。具體要求如表 1所示,為測試
    發表于 05-17 15:18 ?1336次閱讀
    基于<b class='flag-5'>CAN</b>節點的信號<b class='flag-5'>邊沿</b>參數<b class='flag-5'>測量</b>方案

    一文詳解邊沿觸發器

    在時鐘為穩定的0或1期間,輸入信號都不能進入觸發器,觸發器的新狀態僅決定于時鐘脈沖有效邊沿到達前一瞬間以及到達后極短一段時間內的輸入信號. 邊沿觸發器具有較好的抗干擾性能。
    的頭像 發表于 03-16 15:35 ?1.2w次閱讀
    一文詳解<b class='flag-5'>邊沿</b>觸發器

    Verilog邊沿檢測的基本原理和代碼實現

    本文將從Verilog和邊沿檢測的基本概念入手,介紹Verilog邊沿檢測的原理和應用代碼示例。
    的頭像 發表于 05-12 17:05 ?4690次閱讀
    Verilog<b class='flag-5'>邊沿</b>檢測的基本原理和代碼實現

    如何設計邊沿采樣的觸發器

    在設計雙邊沿采樣電路(Dual-edge triggered flip-flop)之前,先從單邊沿采樣電路設計(Edge capture register)開始。
    的頭像 發表于 06-05 16:27 ?1838次閱讀
    如何設計<b class='flag-5'>邊沿</b>采樣的觸發器<b class='flag-5'>呢</b>?

    CAN差分波形的邊沿如此緩慢怎么辦?

    現場進行CAN通信故障排查時,常常遇見因邊沿緩慢導致的通信錯誤,那邊沿緩慢是由什么原因導致的?下面通過一個案例帶大家一起看一看。現場測試數據圖1是通過ZPS-CANFD采集的現場
    的頭像 發表于 01-21 11:47 ?582次閱讀
    <b class='flag-5'>CAN</b>差分波形的<b class='flag-5'>邊沿</b>如此緩慢怎么辦?