嵌入式存儲(chǔ)器是邏輯工藝中不可或缺的一環(huán)，過去卻往往讓人忽略。但是邏輯工藝推進(jìn)日益艱辛，嵌入式存儲(chǔ)器工藝推進(jìn)的難處全浮上臺(tái)面。主要是存儲(chǔ)器與主要的CMOS工藝差距甚大，而單獨(dú)(stand alone)的存儲(chǔ)器與嵌入式存儲(chǔ)器的工藝又不盡相同，無可借力，因此發(fā)展額外吃力。

但是正因?yàn)榍度胧酱鎯?chǔ)器發(fā)展遲緩，它在芯片上面積的占比越來越高，引起注意。先是eFlash，eFlash當(dāng)然是NOR Flash，是微處理器、微控制器中通常用來儲(chǔ)存程序碼的地方。到了40nm/28nm，有些應(yīng)用中eFlash面積可能占芯片面積的30%，快要反客為主了。而20nm以下，eFlash的微縮更加困難－事實(shí)上，獨(dú)立的NOR Flash現(xiàn)在最先進(jìn)工藝也不過45nm。兼之工藝復(fù)雜，eFlash工藝要于原本邏輯工藝上外加9~12道光罩，寫入速度緩慢，又不耐久，需要替代工藝。

大部分代工廠在28nm這一技術(shù)節(jié)點(diǎn)，普遍都提出eMRAM此一菜單。eMRAM的工藝和MRAM相似，加在邏輯工藝中只需額外3道光罩，面積大概在50平方特征尺寸(feature size)，速度快又耐用，資料存留10年，替代的理所當(dāng)然。

eDRAM在40nm以下原來已被放棄，但在「全空乏絕緣上覆矽」(Fully Depleted Silicon On Insulator；FD-SOI)技術(shù)出來后似有復(fù)起之勢(shì)，用來替代邏輯線路中部分的SRAM，降低面積和功耗。但是獨(dú)立DRAM工藝推進(jìn)已十分吃力，至十幾nm已經(jīng)非常艱困，而它的電容器因底面積縮小必須堆高以維持一定電容，這個(gè)與周遭的邏輯工藝格格不入，MRAM此時(shí)又出來救援。

MRAM的刻板印象是永久存儲(chǔ)器，但是若愿意降低其資料存留時(shí)間，則其寫入時(shí)間可以加快、寫入電流降低，這就活生像DRAM了。事實(shí)上，在eMRAM的寫入速度降到如DRAM的10ns時(shí)，其資料存留時(shí)間還有將近1天，也就是說eMRAM不必像DRAM時(shí)時(shí)需要資料更新(refresh)，因此同時(shí)節(jié)省大量更新電流所造成的功耗。5~7nm的世代，以eMRAM來做為中央處理器的L3高速緩存(cache)已經(jīng)近乎定案。

SRAM的問題最棘手。目前有些SoC中的SRAM已占芯片面積50%以上，而且情況持續(xù)惡化之中。16nm FINFET工藝中SRAM的單元面積約為275平方特征尺寸，預(yù)計(jì)到3nm時(shí)單元面積成長至約為675平方特征尺寸，在芯片面積中的占比會(huì)更高。這里面有一部分的問題因?yàn)橐詄MRAM來做為L3高速緩存得到緩解，但是eMRAM的寫入速度能不能再高？寫入電流能不能再降？這是eMRAM能不能邁向取代L2高速緩存的關(guān)鍵。這個(gè)問題，我持審慎樂觀的態(tài)度。