功耗調試技術使軟件工程師得以了解嵌入式系統的軟件對系統功耗的影響。通過建立源代碼和功耗之間的聯系，使得測試和調整系統功耗成為可能，即所謂功耗調試。傳統上，降低功耗僅是硬件工程師的設計目標；然而在實際運行的系統中，功耗不僅取決于硬件的設計，而且還與硬件如何被使用有關，而后者則是由系統軟件來控制的。

圖1：IAR Systems的C-SPY調試器能夠在不同的視圖中顯示靜態和動態的功耗數據。

功耗調試技術基于對功耗進行采樣，并建立每個采樣數據與程序的指令序列（以及源代碼）之間的關聯。其中的難點之一在于實現高精度的采樣。理想情況下，對功耗的采樣頻率應該與系統時鐘相同，但系統中的電容性元件會降低此類測量的可靠性。從軟件工程師的角度來看，更感興趣的是功耗與源代碼以及程序運行期間的各種事件之間的聯系，而非個別的指令，因此所需的采樣分辨率將大大低于對每個指令進行采樣的頻率。

對功耗的測量由調試工具完成。例如，IAR Embedded Workbench所支持的調試工具是IAR J-Link Ultra。它能夠測量芯片的供電電源經過一個串聯小電阻之后的壓降，見圖2。該壓降是使用差分放大器進行測量，并通過模數轉換器進行采樣的。

圖2：IAR J-Link Ultra能夠測量芯片的供電電源經過一個串聯小電阻之后的壓降。

要提高功耗調試的精確性，關鍵在于建立指令跟蹤與功耗采樣之間的良好關聯。最佳的關聯僅當能夠進行完全的指令跟蹤時才能實現，但其缺點在于并非所有芯片都能支持這一功能；即便支持，也通常需要特殊的調試工具。

要在較低的精確性下達到較好的關聯度，可以使用一些現代片上調試架構所支持的PC采樣功能。該功能周期性地對PC進行采樣，并給出每個采樣的時間戳。與此同時，調試工具使用模數轉換器對芯片的功耗進行采樣。通過比對功耗采樣值和PC采樣值的時間戳，調試器就能夠在同一根時間軸上顯示功耗數據以及中斷紀錄、變量監控等圖形，并且將功耗數據與源代碼關聯起來，見圖3。

圖3：PC和功耗采樣校正。

一般來說，功耗優化與速度優化是非常相似的。一個任務運行得越快，低功耗模式持續的時間就能越長。因此，將處理器的空閑時間最大化可以降低系統的功耗。

想要找出系統中不必要的能耗以及在何處能夠降低這些能耗是有難度的。通常它們并非源代碼中顯而易見地暴露出來的缺陷，而更多地存在于對硬件使用方式的調整之中。

等待設備的狀態

一個導致不必要能耗的常見錯誤是使用輪詢來等待某個外設狀態的改變。下面的例子中，代碼一直不中斷地運行，直到狀態變量變為預期的值。

while （USBD_GetState（） 《 USBD_STATE_CONFIGURED）;

while （（BASE_PMC-》

MC_SR & MC_MCKRDY） ！= PMC_MCKRDY）;

另一種類似的代碼是在for或while循環中實現軟件延時，例如：

i = 10000; // SW Delay

do i--;

while （i ！= 0）;

這段代碼使得CPU一直忙于執行除了計時之外沒有任何作用的指令。

在上述這些情況中，可以通過改寫代碼來降低功耗。延時最好是通過硬件定時器來實現。CPU在設置好定時器中斷之后就可以進入低功耗模式直到被中斷喚醒。同樣，對外設狀態的輪詢若有可能也應該通過中斷來解決，或者使用定時器中斷從而使得CPU在兩次輪詢之間可以進入休眠。

DMA vs polled I/O

傳統上，DMA被用于提高傳輸速度。在某些架構中，CPU即使在DMA傳輸過程中也可以進入休眠模式。功耗調試使得開發者能夠試驗并通過調試器看到與傳統由CPU驅動的傳輸方式相比，DMA技術所帶來的效果。

低功耗模式

很多嵌入式應用都把大多數時間花費在等待某些事件發生。如果處理器在空閑時仍然全速運行，電池的壽命將在幾乎未作任何事情的情況下被消耗。所以在很多應用中，處理器僅在總計很少的時間里才被激活。通過將處理器在空閑時間里置于低功耗模式，電池的壽命將得到數量級的延長。

一個好的方式是使用RTOS和面向任務的設計。可以定義一個最低優先級，僅當沒有任何其他任務需要運行時才會被運行的任務。這個空閑任務將是實現功耗管理的理想場所。在實踐中，當空閑任務每次被激活時，都將處理器（或其部份）置于（可能的）多種低功耗模式之一。

CPU頻率 理論上，CMOS MCU的功耗可由以下公式得出： P = f x U^2 x k 上式中的f是時鐘頻率，U是供電電壓，k是數。 功耗調試使得開發者能夠驗證功耗與時鐘頻率之間的關系。運行在50MHz且幾乎不休眠的系統，當運行在100MHz時將在休眠模式下消耗約50%的時間。調試器中的功耗數據使得開發者能夠檢驗所期望的行為，以及當如果存在與時鐘頻率的非線性關系時，選擇功耗最低的工作頻率。

中斷處理

圖4顯示了一個事件驅動系統的功耗示意圖，其在t0時處于非激活模式，消耗的電流為I0。在t1時系統被激活且電流上升為I1，對應于系統在激活模式下且有一個外設被使用時的功耗。在t2時，程序的運行被一個更高優先級的中斷所掛起。已經被激活的外設沒有被關閉，雖然高優先級的線程中并未用到它們。更多的外設被新的線程所激活，導致電流在t2和t3之間升高為I2。在t3時，控制權重又回到低優先級的線程。

圖4：顯示了一個事件驅動系統的功耗示意圖。

該系統的功能可以非常出色，并且能夠在運行速度和代碼尺寸兩方面進行優化。然而在功耗方面，還有更多的優化可以實現。圖中黃 色的區域表示如果在t2和t3之間關閉不需要的外設，或者對調這兩個線程的優先級，所能夠節省的能量。

使用功耗調試，能夠更容易地發現當中斷發生時功耗的額外上升，并將其標識為異常。

查找有沖突的硬件初始化

為了避免輸入端浮動，在通常的設計中會將未使用的MCU I/O管腳接地。如果軟件錯誤地將某個接地管腳配置為輸出邏輯“1”，高達25mA的電流會流向該管腳。這種非期望的高電流在功耗采樣圖形上很容易觀測到；同時還可以通過觀察系統啟動過程中的圖形來查找相關的初始化錯誤代碼。

模擬干擾也可能對功耗調試產生影響。模數混合電路板有其自身的特性。板級的布局和走線對于抑制模擬噪聲、保證對低電平模擬信號的精確采樣十分重要。良好的混合信號電路需要對硬件進行仔細的考量和認真的設計。

總結

功耗調試使得嵌入式系統的開發者能夠深入了解他們的應用，并發現程序的代碼對功耗有何影響。基于這些信息，可以通過調整和優化源代碼以最大限度地降低功耗。使用這種方法，工程師們能夠確保他們的設計已經盡可能地節省能量，而又不會對系統性能產生不利的影響。

責任編輯：gt