現代應用需要更高的計算能力，導致設計復雜性呈指數級增長。這些復雜并基于RISC-V的SoC不能依賴傳統的調試方式，需要一種高效的調試和跟蹤方式。

在本屆2025 RISC-V 中國峰會中，西門子EDA將帶來“Tessent UltraSight-V：面向 RISC-V 系統的片上調試與追蹤解決方案” 的精彩演講。Tessent UltraSight-V作為一種由嵌入式IP和軟件組成的端到端解決方案旨在提供與行業標準工具集成的高效調試和跟蹤功能，以進一步增強嵌入式軟件工程師開發高性能嵌入式軟件的能力。

Tessent UltraSight-V片上IP模塊和主機軟件的集成使工程師能夠有效地診斷意外行為和性能不佳的根本原因。該解決方案利用有效、非侵入性的技術，如基于高效跟蹤（E-trace）標準的編碼處理器跟蹤、日志記錄、高速接口（USB 2.0）和DMA，實現快速代碼上傳，最大限度地減少調試延遲，加速SoC項目，確保其滿足市場窗口期。更重要的是，它是一個可擴展的解決方案，可以擴展到全系統的功能監控。

演講主題

Tessent UltraSight-V：

面向 RISC-V 系統的片上調試與追蹤解決方案

演講時間

7月18日 9:00

演講地點

EDA分論壇302會議室

演講嘉賓

李一凡

西門子EDA Tessent客戶

技術經理

目前負責Tessent產品和SLM（硅生命周期管理）解決方案的市場推廣、咨詢和銷售。他在集成電路行業擁有超過15年的經驗，是大規模人工智能芯片和系統日期跟蹤與調試以及汽車電子芯片測試的專家。

除了主題演講環節，在海科廳互動展區，西門子EDA也將展示熱點技術解決方案。

1Formal-driven Assurance of

RISC-V Cores for AI-Ready FPUs

在RISC-V架構加速AI芯片創新的前沿領域，西門子EDA Questa FPU與Questa Processor形式化驗證方案突破傳統范式，無需測試平臺開發即可實現自動化場景探索，通過動態約束求解引擎深度覆蓋傳統仿真難以觸達的異常路徑，為浮點運算單元及RISC-V處理器核心提供高置信度驗證保障。

2Enhancing your SoC debug &

optimization with functional monitoring

Tessent 嵌入式分析提供了一個可擴展的功能監視器系統，可以在驗證階段以及部署后的現場中，進行對設備和系統的功能調試、驗證和優化。西門子將它與DFT以及其他參數監測相結合，組成完整的硅生命周期管理方案。

3Siemens Hardware Assisted

Verification:Leading the RISC-V

Verification Revolution and Empowering

Next GenerationChip Innovation

Strato CS： 支持百億門級超大規模芯片驗證，提供全流程簽核解決方案，顯著提升RISC-V等復雜SoC的驗證完備性與流片效率。

Primo CS： 實現硬件仿真與原型驗證的無縫集成，加速從設計到量產的關鍵路徑，確保芯片功能與性能指標精準達標。

ProFPGA CS：基于分布式多FPGA架構，支持高性能芯片的實時硬件仿真，為AI及異構計算芯片提供真實場景的性能驗證能力。