隨著半導(dǎo)體工藝的不斷演進(jìn)，納米級(jí)器件（如鰭式場(chǎng)效應(yīng)晶體管（FinFET）、憶阻器、量子點(diǎn)器件等）在現(xiàn)代電子技術(shù)中的應(yīng)用日益廣泛。這些器件的尺寸已縮小至幾納米甚至亞納米級(jí)別，其電氣特性呈現(xiàn)出顯著的量子效應(yīng)，導(dǎo)致漏電流（Leakage Current）成為影響器件性能和可靠性的關(guān)鍵參數(shù)。然而，納米級(jí)漏電流通常在皮安（pA）至飛安（fA）量級(jí)，傳統(tǒng)測(cè)試方法易受環(huán)境噪聲、測(cè)試系統(tǒng)寄生參數(shù)及電磁干擾的影響，難以實(shí)現(xiàn)高精度測(cè)量。為此，吉時(shí)利（Keithley）數(shù)字源表2400系列通過創(chuàng)新的三軸隔離技術(shù)，構(gòu)建了低噪聲、高精度的測(cè)試環(huán)境，為納米器件漏電流測(cè)試提供了突破性解決方案。

一、納米器件漏電流測(cè)試的挑戰(zhàn)與難點(diǎn)
納米器件的漏電流測(cè)試面臨以下核心挑戰(zhàn)：
1.電流信號(hào)微弱且易受干擾
納米級(jí)器件的漏電流通常在亞fA至pA量級(jí)（例如，10 fA~100 pA），遠(yuǎn)低于常規(guī)測(cè)試儀器的本底噪聲。此外，測(cè)試環(huán)境中的靜電放電（ESD）、電磁干擾（EMI）、熱噪聲、測(cè)試線纜寄生電容/電阻等因素均可能導(dǎo)致信號(hào)淹沒或失真。
2.高阻抗測(cè)試需求
納米器件（如高k柵介質(zhì)MOSFET、隧穿二極管等）的漏電流路徑往往涉及高阻抗節(jié)點(diǎn)，要求測(cè)試系統(tǒng)具備極高的輸入阻抗（通常需達(dá)到10 TΩ以上），以避免分壓效應(yīng)影響測(cè)量精度。
3.測(cè)試系統(tǒng)的寄生效應(yīng)
傳統(tǒng)測(cè)試設(shè)備中，電源、信號(hào)線、接地回路等存在的寄生電容/電感會(huì)引入額外的電流路徑，導(dǎo)致測(cè)量誤差。例如，測(cè)試線纜的寄生電容在高頻條件下可能產(chǎn)生數(shù)百fA的位移電流，嚴(yán)重干擾真實(shí)漏電流的測(cè)量。
4.動(dòng)態(tài)測(cè)試需求
部分納米器件（如憶阻器、神經(jīng)形態(tài)器件）的漏電流具有時(shí)間依賴性或非線性特征，需要測(cè)試設(shè)備具備快速響應(yīng)能力（如μs級(jí)采樣速率）和動(dòng)態(tài)范圍調(diào)節(jié)能力，以捕捉瞬態(tài)電流變化。
二、吉時(shí)利2400的三軸隔離技術(shù)解析

吉時(shí)利數(shù)字源表2400通過三軸隔離技術(shù)構(gòu)建了物理和電氣上的完全隔離環(huán)境，有效解決了上述挑戰(zhàn)。三軸隔離技術(shù)是指將源表的前端測(cè)量電路在三個(gè)維度（信號(hào)軸、電源軸、地軸）上與主機(jī)電路及外部環(huán)境實(shí)現(xiàn)電氣隔離，具體實(shí)現(xiàn)方式如下：
1. 信號(hào)軸隔離
光隔離技術(shù)：2400采用高速光纖通信模塊，將測(cè)量信號(hào)通過光電轉(zhuǎn)換傳輸至主機(jī)，徹底切斷信號(hào)路徑上的電氣連接。該技術(shù)具有以下優(yōu)勢(shì)：
消除共模噪聲：光隔離可承受高達(dá)1500 V的共模電壓，有效抑制電源線干擾、地電位差等引起的共模電流。
降低寄生電容：光纖傳輸無寄生電容，避免高頻干擾通過電容耦合路徑進(jìn)入測(cè)量回路。
2. 電源軸隔離
變壓器隔離供電：源表內(nèi)部測(cè)量單元采用獨(dú)立的隔離電源模塊，通過高頻變壓器為前端電路供電。該設(shè)計(jì)實(shí)現(xiàn)了以下功能：
電源噪聲隔離：隔離電源將市電噪聲與測(cè)量電路完全隔離，避免電源紋波通過供電回路影響測(cè)量精度。
浮動(dòng)測(cè)量范圍：隔離電源使測(cè)量單元可工作在“浮動(dòng)模式”，即被測(cè)器件（DUT）的電壓參考點(diǎn)可任意設(shè)置，無需強(qiáng)制接地，適用于多端口器件測(cè)試。
3. 地軸隔離
懸浮地設(shè)計(jì)：測(cè)量單元的地線（GND）與主機(jī)系統(tǒng)地及外部大地完全隔離，形成“懸浮地”系統(tǒng)。該設(shè)計(jì)解決了以下問題：
消除地環(huán)路干擾：懸浮地切斷外部地電位差形成的電流回路，避免因地線噪聲導(dǎo)致的測(cè)量誤差。
支持差分測(cè)量：懸浮地允許用戶配置差分測(cè)量模式，進(jìn)一步抑制共模干擾，提升信噪比。
4. 其他關(guān)鍵技術(shù)補(bǔ)充
低噪聲前置放大器：2400內(nèi)置超低噪聲放大器（輸入噪聲密度<0.3 fA/√Hz），結(jié)合斬波穩(wěn)零技術(shù)，進(jìn)一步降低放大器自身噪聲。
屏蔽與濾波：儀器內(nèi)部采用多層金屬屏蔽腔體，并集成高精度濾波器，抑制射頻干擾（RFI）和電磁干擾（EMI）。
校準(zhǔn)與補(bǔ)償：內(nèi)置自動(dòng)校準(zhǔn)功能，實(shí)時(shí)補(bǔ)償溫度漂移、寄生參數(shù)等引起的誤差，確保長(zhǎng)期穩(wěn)定性。
三、三軸隔離技術(shù)在漏電流測(cè)試中的應(yīng)用
以下是三軸隔離技術(shù)在實(shí)際測(cè)試中的具體應(yīng)用場(chǎng)景及優(yōu)勢(shì)分析：
1. 高阻抗器件測(cè)試
案例：柵氧層漏電流測(cè)試
在測(cè)試納米級(jí)MOSFET的柵極漏電流時(shí)，柵氧層厚度僅為12 nm，漏電流可低至10 fA。2400通過三軸隔離技術(shù)將輸入阻抗提升至10 TΩ，同時(shí)利用光隔離阻斷外界干擾，實(shí)現(xiàn)了對(duì)柵極襯底間微弱漏電流的精確測(cè)量。
2. 多端口器件同步測(cè)試
案例：三維存儲(chǔ)器陣列測(cè)試
對(duì)于堆疊式存儲(chǔ)器（如3D NAND），需要同時(shí)測(cè)量多個(gè)存儲(chǔ)單元的漏電流。2400的多通道同步測(cè)量功能結(jié)合三軸隔離，可在不同端口施加獨(dú)立電壓并同步采集電流，避免通道間串?dāng)_。
3. 動(dòng)態(tài)漏電流特性分析
案例：憶阻器阻態(tài)切換測(cè)試
憶阻器的漏電流隨電壓/時(shí)間動(dòng)態(tài)變化，2400通過高速采樣模式（最高1 MS/s）和動(dòng)態(tài)量程切換功能，實(shí)時(shí)捕捉憶阻器在阻態(tài)轉(zhuǎn)換過程中的亞fA級(jí)電流瞬變，揭示其內(nèi)在物理機(jī)制。
4. 極端環(huán)境測(cè)試
案例：高溫漏電流測(cè)試
在高溫（如150℃）環(huán)境下，器件漏電流可能顯著增加。2400的隔離設(shè)計(jì)使其可在高溫箱內(nèi)直接測(cè)量，避免長(zhǎng)距離信號(hào)傳輸引入的噪聲，同時(shí)隔離電源確保高溫環(huán)境下儀器自身穩(wěn)定性。
四、與傳統(tǒng)測(cè)試方法的對(duì)比
傳統(tǒng)方法 三軸隔離技術(shù)（吉時(shí)利2400）
使用普通源表+屏蔽箱 三軸隔離+光隔離+懸浮地設(shè)計(jì)，噪聲抑制能力提升100倍以上
測(cè)試線纜長(zhǎng)距離傳輸 光纖傳輸+本地放大，消除寄生電容影響
單點(diǎn)接地，易形成地環(huán)路 懸浮地設(shè)計(jì)，徹底消除地環(huán)路干擾
動(dòng)態(tài)范圍有限，需頻繁切換量程 7個(gè)自動(dòng)量程，動(dòng)態(tài)范圍達(dá)1012A，無需手動(dòng)調(diào)節(jié)
校準(zhǔn)周期長(zhǎng)，易受溫漂影響 內(nèi)置自動(dòng)校準(zhǔn)，實(shí)時(shí)補(bǔ)償溫漂及寄生參數(shù)
五、典型應(yīng)用案例：納米級(jí)MOSFET漏電流測(cè)試
測(cè)試目標(biāo)：評(píng)估28 nm節(jié)點(diǎn)FinFET的柵極漏電流（目標(biāo)電流范圍：10 fA~1 pA）。
測(cè)試配置：
1. 吉時(shí)利2400數(shù)字源表（配置三軸隔離模式）
2. 半導(dǎo)體參數(shù)分析儀（用于柵極電壓控制）
3. 真空探針臺(tái)（環(huán)境噪聲<1 pA）
4. 定制低噪聲測(cè)試夾具（寄生電容<1 pF）
測(cè)試步驟：
1.隔離設(shè)置：開啟2400的三軸隔離功能，將源表測(cè)量單元與主機(jī)及外部環(huán)境完全隔離。
2.電壓掃描：通過參數(shù)分析儀對(duì)FinFET柵極施加03 V的斜坡電壓，同時(shí)2400監(jiān)測(cè)漏極電流。
3.數(shù)據(jù)采集：設(shè)置2400采樣速率為1 kS/s，量程自動(dòng)切換至10 fA檔，實(shí)時(shí)記錄電流變化。
4.結(jié)果分析：提取柵壓漏電流曲線，計(jì)算亞閾值斜率（SS）及漏電流密度。
測(cè)試結(jié)果：
在柵壓2 V時(shí)，測(cè)得漏電流為15 fA，數(shù)據(jù)重復(fù)性（標(biāo)準(zhǔn)差）<0.5 fA
通過對(duì)比傳統(tǒng)源表（無隔離）測(cè)試結(jié)果，2400的信噪比提升約30 dB，測(cè)量誤差降低至0.1%
六、未來發(fā)展方向
隨著納米器件向更小型化、多功能化發(fā)展，漏電流測(cè)試技術(shù)需進(jìn)一步突破以下方向：
1.更高靈敏度：開發(fā)亞fA級(jí)分辨率的測(cè)試儀器，結(jié)合量子傳感器技術(shù)提升檢測(cè)極限。
2.片上集成測(cè)試：將隔離電路與納米器件集成，縮短信號(hào)路徑，降低寄生參數(shù)影響。
3.AI輔助分析：利用機(jī)器學(xué)習(xí)算法識(shí)別和補(bǔ)償測(cè)試系統(tǒng)中的非線性誤差。
4.多物理場(chǎng)耦合測(cè)試：在溫度、應(yīng)力、電磁場(chǎng)等多物理場(chǎng)條件下進(jìn)行漏電流動(dòng)態(tài)測(cè)試。

吉時(shí)利數(shù)字源表2400通過創(chuàng)新的三軸隔離技術(shù)，構(gòu)建了低噪聲、高精度的納米器件漏電流測(cè)試平臺(tái)。該技術(shù)通過信號(hào)、電源、地軸的全面隔離，有效解決了傳統(tǒng)測(cè)試方法中存在的噪聲干擾、寄生參數(shù)、動(dòng)態(tài)范圍不足等問題，為納米電子學(xué)的研究與開發(fā)提供了可靠工具。未來，隨著隔離技術(shù)的進(jìn)一步優(yōu)化與新型半導(dǎo)體器件的涌現(xiàn)，三軸隔離架構(gòu)有望成為納米級(jí)電氣特性測(cè)試的標(biāo)準(zhǔn)解決方案，推動(dòng)半導(dǎo)體技術(shù)的持續(xù)創(chuàng)新。

審核編輯 黃宇