我們通過仿真電路來模擬上一期介紹的開關電路，對實際設計有一定的參考意義。以下電路采用方波duty=50%為例，以不同的輸入端頻率進行仿真測試。首先，Vcc=5V，R5、R6的取值遵循開關特性參數測試要求，此處輸出導通Vce約為0.2V，(Vol＜10%Vcc)，為方便觀察高電平交叉點，采用同相輸出接法。需要說明的是，本篇我們只考慮固定的R5、R6值，也就是確定的IF、IC電流，選定確定的Cton范圍130~260%；并且工作在相對理想的開關狀態。不同的IF、IC值對電路輸出的影響，將以后的資料中進行交流。本文重點分享ton和toff的對傳輸帶寬的畸變過程。

一、輸入2.5kHz信號頻率時，綠色的ton、toff與輸入紅色信號相比，有明顯響應斜率。圖二可以看到，此時ton、toff時間遠小于PWM的脈寬時間300us。圖三圖四分別放大圖顯示，ton約為8.4us、toff約為6.1us。根據不同的設計需要，可以自行確定選擇在高頻或高傳輸速率有效電平脈寬實際值。由此可以推測出，輸入信號頻率是1kHz時，PWM脈寬為500us，得到的高電平輸出有效脈寬約為491.6us，低電平有效脈寬約為493.9us.接近于輸入方波，更低的輸入頻率意味著能獲得更高擬合度的輸出波形。

▲圖一、2.5kHz輸入

▲圖二、2.5kHz輸入與輸出端ton,toff

▲圖三、2.5kHz輸出端ton

▲圖四、2.5kHz輸出端toff

二、把輸入信號頻率增加到25kHz，如下圖五圖六，此時的綠色輸出曲線，有明顯的上升和下降時間，ton、toff占據接近一半脈寬。因此，在25kHz輸入信號下，輸出端的響應，可能影響數據信號的有效傳輸；在驅動PWM的功率器件時出現過高的功耗；在調制信號出現如此畸變，輸出可能需要增加額外的整形電路，但依然存在一定的延時。可以預計，當輸入頻率繼續增加時，在輸出端得到的波形將被ton、toff覆蓋更多有效脈寬。圖七和圖八顯示，ton和toff時間較2.5kHz時，沒有明顯改變。

▲圖五、25kHz輸入

▲圖六、25kHz輸入與輸出端ton,toff

▲圖七、25kHz輸出端ton

▲圖八、25kHz輸出端toff

三、把輸入信號頻率增加到33kHz，如下圖九圖十，輸出端的波形較25kHz頻率時，有更嚴重的畸變，此時更不利于呈現輸入端的方波。如果繼續增加輸入端信號頻率同時改變輸出負載（此處為R6），波形便會逐漸變成ton和toff的最大時間斜率波形，直至輸出端的曲線變成鋸齒狀，此時為截止頻率fc=80kHz，超出fc頻率后，輸出逐漸趨近于直線，再無可調節的意義。不過，如果調節電路設置，在某些應用中，依然能滿足特定的設計需求，但是可能會犧牲其它特性。

▲圖九、33kHz輸入

▲圖十、33kHz輸入與輸出端ton,toff

▲圖十一、33kHz輸出端ton

▲圖十二、33kHz輸出端toff

四、下圖十三，是80kHz的輸入與輸出波形，可以發現ton和toff的上升下降沿均被限制，不是原來的0.2V和5.0V峰谷電壓。變成了類似鋸齒波，Vp-p約3.9V。

▲圖十三、80kHz輸出端ton,toff

以上表格是不同頻率的輸入與輸出脈寬測試記錄，可見有效脈寬隨著頻率增加逐漸變小，或認為有效電平占比變小。設計電路時，可能根據取舍參數確立不同不同IC、IF的電流。

綜上所述，根據不同頻率的設定來觀察輸出曲線的變化，可以得知，ton,toff是電路帶寬的極限，波形逐漸演變，變成無高低電平設計效果的三角波，最終將隨頻率的增加趨近于某個電平的直線，其參考價值可能在于PAC類產品。通過以上測試，有助于我們進行開關信號的隔離傳輸設計，以滿足設計需求，達到高性價比的選擇。