女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于AMD Versal器件實現PCIe5 DMA功能

安富利 ? 來源:安富利 ? 2025-06-19 09:44 ? 次閱讀

本期文章《基于AMD Versal器件實現PCle5 DMA功能》,誠邀您率先了解如何利用Versal強大性能實現高速數據傳輸!

序言

Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節將基于AMD官方開發板展示如何快速部署PCIe5x8及DMA功能。

1測試環境

Vivado版本:2023.2/2024.2,在windows10或者ubuntu22.04

實驗板卡:VPK120

上位機主板:EPYC9124超微主板

上位機系統:Ubuntu20.04/24.04

2Vivado工程生成

File->Project->Open Example

e6f314e8-476c-11f0-b715-92fbcf53809c.png

選擇Versal CPM QDMA EP Design

e6ff1f22-476c-11f0-b715-92fbcf53809c.png

選擇名稱以后,選擇器件,注意選擇MHP

e70a0ef0-476c-11f0-b715-92fbcf53809c.png

打開CPM5 QDMA Gen5x8 MM Performance Design,然后finish即可

e718b3a6-476c-11f0-b715-92fbcf53809c.png

3BD工程介紹與配置

e72caf32-476c-11f0-b715-92fbcf53809c.png

可以看到從CIPS IP中出現兩個CPM_PCIE_NOC口去訪問兩邊的DDR

1)數據訪問架構:

在VPK120上有兩個CPM控制器0與1,控制器1訪問數據的路徑有以下三種:ST_CPM2PL、MM_CPM2NoC、MM_CPM2PL,本次示例用兩個MM_CPM2NoC,通過NoC直接從DDR中搬運數據。

e739f0e8-476c-11f0-b715-92fbcf53809c.png

2)相關端口

為什么開兩個?

下圖是MM_CPM2NoC接口,看CPM2NoC接口的位寬與帶寬,由于走的是NoC,所以其單個接口的理論帶寬是128bit x 1000M(NoC運行頻率)=16GB,而PCIe5x8的理論帶寬是32GB/s,為此至少需要兩個MM端口,又由于擔心DDR訪問影響,所以demo中兩個端口同時去訪問兩組DDR,保證帶寬盡量不受DDR的影響。

e74e65c8-476c-11f0-b715-92fbcf53809c.png

為什么選用MM接口,而不是ST接口?

根據ds959手冊以及PG347手冊,ST模式下由于只會有一組ST_CPM2PL接口,而且位寬是512bit,所以理論上要到達PCIe5x8的帶寬,是需要時鐘跑到500M,但由于器件限制,其時鐘最高是433M,實際綜合下來時序收斂挑戰很大。

e75fa1e4-476c-11f0-b715-92fbcf53809c.png

3)細節配置

注意:CPM控制器0的數據路徑不如控制器1多,少了MM_CPM2PL,為此這里選擇控制器1。

如果要實現兩路PCIe5x8,則需要將棕色框兩個接口勾選上。

e770db6c-476c-11f0-b715-92fbcf53809c.png

選擇QDMA模式下的AXI MM,根據硬件結構選擇Lane翻轉。

e781c92c-476c-11f0-b715-92fbcf53809c.png

選擇bar空間

1:是主要的數據路徑接口;

2:類似于之前XDMA掛載寄存器的方式。

e79554a6-476c-11f0-b715-92fbcf53809c.png

轉向器選擇:這里默認只選擇CPM2NoC0,這個后續通過Host profile來指定使用兩個CPM2NoC接口

e7a54d3e-476c-11f0-b715-92fbcf53809c.png

4實際運行配置

在配置完后,直接編譯后,進入實操環節

安裝驅動

參考《pg347》的Using the Provided Software and Drivers章節

#下載驅動源碼,注意最好跟vivado版本對應上,master是最新的,對應vivado2024.1/2

git clone https://github.com/Xilinx/dma_ip_drivers.git

#如果之前已經加載過驅動,則先刪除驅動

rmmod qdma_pf

rm -rf dma_ip_drivers

#清理+編譯

make clean & make

make install

modprobe qdma-pf #安裝驅動

lspci -vvv -d 10ee: #查看設備節點是否存在

配置host profile

參考《pg347》的Host profile章節以及下面的鏈接

https://adaptivesupport.amd.com/s/article/000035811?language=en_US

是通過相關設備節點配置寄存器

e7c419c6-476c-11f0-b715-92fbcf53809c.png

執行CFG啟動測試

CFG相關參考:

https://adaptivesupport.amd.com/s/article/Understanding-the-Versal-CPM5-QDMA-Gen4x8-ST-Only-Performance-Design-CED-Example-in-Vivado-2023-2?language=en_US

可以看到能夠到25GB/s左右

e7d27f20-476c-11f0-b715-92fbcf53809c.png

5總結

AMD Versal器件CPM單元集成了硬核QDMA功能,只需使用少量邏輯便能實現PCIe Gen5高帶寬數據傳輸。同時官方也集成好了dma-perf等測試程序以及相關驅動,可以快速地進行驗證與產品化,但需要注意的是MM模式的優劣以及性能影響因素,比如DDR、NoC帶寬等,不是所有應用都適用,適當在ST與MM模式下做選擇,可以幫助實現更高的性能。如果想在一個VP1202上實現兩個PCIe5x8 MM,如果想在一個VP1202上實現兩個PCIe5x8 MM,您可發送郵件至此郵箱尋求技術支持:[email protected]

關于安富利

安富利是全球領先的技術分銷商和解決方案提供商,在過去一個多世紀里一直秉持初心,致力于滿足客戶不斷變化的需求。通過遍布全球的專業化和區域化業務覆蓋,安富利可在產品生命周期的每個階段為客戶和供應商提供支持。安富利能夠幫助各種類型的公司適應不斷變化的市場環境,在產品開發過程中加快設計和供應速度。安富利在整個技術價值鏈中處于中心位置,這種獨特的地位和視角讓其成為了值得信賴的合作伙伴,能夠幫助客戶解決復雜的設計和供應鏈難題,從而更快地實現營收。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • amd
    amd
    +關注

    關注

    25

    文章

    5573

    瀏覽量

    136028
  • soc
    soc
    +關注

    關注

    38

    文章

    4357

    瀏覽量

    221949
  • 開發板
    +關注

    關注

    25

    文章

    5581

    瀏覽量

    103024
  • Vivado
    +關注

    關注

    19

    文章

    833

    瀏覽量

    68360

原文標題:基于AMD Versal器件實現PCIe5 DMA功能

文章出處:【微信號:AvnetAsia,微信公眾號:安富利】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺之 Versal 介紹(2)

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺之 Versal 介紹,以及Versal 芯片開發流程的簡介。
    的頭像 發表于 03-07 16:03 ?1641次閱讀
    【ALINX 技術分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge 自適應計算加速平臺之 <b class='flag-5'>Versal</b> 介紹(2)

    PCIe DMA設計實現

    PCI Express Endpoint Master DMA.1. Master DMA位于FPGA內部,FPGA執行DMA操作,主要包括兩大功能
    發表于 01-10 20:36

    PCIE DMA例子

    Xilinx FPGA工程例子源碼:PCIE DMA例子
    發表于 06-07 14:13 ?53次下載

    Versal CPM AXI Bridge模式的地址轉換

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的頭像 發表于 05-10 09:47 ?2288次閱讀
    <b class='flag-5'>Versal</b> CPM AXI Bridge模式的地址轉換

    基于AMD FPGA的PCIE DMA邏輯實現

    AMD FPGA自帶PCIE硬核,實現PCIE協議,把串行數據轉換為并行的用戶數據,以UltraScale系列FPGA為例,其支持Gen1.02.03.04.0,1~16 Lanes
    的頭像 發表于 06-09 09:34 ?2368次閱讀
    基于<b class='flag-5'>AMD</b> FPGA的<b class='flag-5'>PCIE</b> <b class='flag-5'>DMA</b>邏輯<b class='flag-5'>實現</b>

    基于AMD FPGA的PCIE DMA邏輯實現

    AMD FPGA自帶PCIE硬核,實現PCIE協議,把串行數據轉換為并行的用戶數據
    的頭像 發表于 07-14 15:53 ?1879次閱讀
    基于<b class='flag-5'>AMD</b> FPGA的<b class='flag-5'>PCIE</b> <b class='flag-5'>DMA</b>邏輯<b class='flag-5'>實現</b>

    Xilinx高性能PCIe DMA控制器IP,8個DMA通道

    基于PCI Express Integrated Block,Multi-Channel PCIe QDMA Subsystem實現了使用DMA地址隊列的獨立多通道、高性能Continous或
    的頭像 發表于 02-22 11:11 ?2048次閱讀
    Xilinx高性能<b class='flag-5'>PCIe</b> <b class='flag-5'>DMA</b>控制器IP,8個<b class='flag-5'>DMA</b>通道

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設計CED示例

    本文可讓開發者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設計”CED 示
    的頭像 發表于 05-10 09:39 ?962次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive SoC CPM <b class='flag-5'>PCIE</b> PIO EP設計CED示例

    AMD Versal自適應SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設計和驅動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應 SoC 的 Tandem 設計和啟動流程。
    的頭像 發表于 09-18 10:07 ?1409次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應SoC CPM<b class='flag-5'>5</b> QDMA的Tandem <b class='flag-5'>PCIe</b>啟動流程介紹

    AMD第二代Versal自適應SoC的主要特色

    AMD 第二代 AMD Versal AI Edge 和 Versal Prime 系列助力 AI 驅動型和經典的嵌入式系統實現單芯片智能性
    的頭像 發表于 09-18 10:14 ?969次閱讀

    AMD推出第二代Versal Premium系列

    Premium 系列將成為 FPGA 行業首款在硬 IP 中采用 Compute Express Link( CXL )3.11 與 PCIe Gen6 并支持 LPDDR5 存儲器的器件
    的頭像 發表于 11-13 09:27 ?827次閱讀

    第二代AMD Versal Premium系列產品亮點

    第二代 AMD Versal Premium 系列提供了全新水平的存儲器和數據帶寬,具備 CXL 3.1、PCIe Gen6 和 DDR5/LPDDR
    的頭像 發表于 01-08 11:50 ?648次閱讀

    AMD Versal自適應SoC器件Advanced Flow概覽(上)

    在最新發布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應 SoC 器件的 Advanced Flo
    的頭像 發表于 01-17 10:09 ?597次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應SoC<b class='flag-5'>器件</b>Advanced Flow概覽(上)

    AMD Versal自適應SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應 SoC 器件啟用。請注意,Advance
    的頭像 發表于 01-23 09:33 ?605次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應SoC<b class='flag-5'>器件</b>Advanced Flow概覽(下)

    AMD第二代Versal AI Edge和Versal Prime系列加速量產 為嵌入式系統實現單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產品是對 Versal 產品組合的擴展,可為嵌入式系統
    的頭像 發表于 06-11 09:59 ?342次閱讀