摘要：

基于Ａｎｓｙｓ有限元軟件，采用三級子模型技術對多層銅互連結構芯片進行了三維建模。研究了１０層銅互連結構總體互連線介電材料的彈性模量和熱膨脹系數對銅互連結構熱應力的影響，在此基礎上對總體互連線介電材料的選擇進行優化。結果表明，總體互連線介電材料的熱膨脹系數對銅互連結構的熱應力影響較小，而彈性模量對其影響較大；各層介電材料熱應力與彈性模量成正比，ＳｉＮ界面熱應力與彈性模量成反比。最后，為了降低銅互連結構關鍵位置熱應力，通過選用不同參數材料組合對總體互連線介電材料的選取進行優化，提高了銅互連結構可靠性。

０引言

隨著集成電路制造技術進入數十納米級，金屬互連線的寬度不斷減小、層數不斷增加，更細更長的金屬互連線的電阻－電容（ＲＣ）延遲時間已無法忽略，因此采用銅、低介電常數（ｌｏｗ－ｋ）介電材料代替鋁、二氧化硅來降低ＲＣ延遲［１－２］。在多層銅互連結構中，封裝過程中因芯片與基板間的熱膨脹系數不匹配而產生熱應力，直接耦合到ｌｏｗ－ｋ介質中驅動界面分層［３］，引發可靠性問題。對ｌｏｗ－ｋ介質熱應力的可靠性研究備受關注。

目前，國內外學者們的研究內容是封裝過程中芯片與基板間的熱膨脹系數不匹配引發的互連可靠性，即芯片封裝交互作用［３－１１］。Ｘ．Ｆ．Ｚｈａｎｇ等人采用了四層銅互連結構，通過計算裂紋擴展的能量釋放率研究了介電材料屬性對能量釋放率的影響［３－４］。Ｓ．Ｒａｇｈａｖａｎ等人計算銅互連結構裂紋擴展的能量釋放率，得出能量釋放率最大的位置區域［５］。Ｃ．Ｊ．Ｕｃｈｉｂｏｒｉ等人采用四層銅互連結構，使用ＳｉＯ２分別替代Ｍ４層介電材料ｌｏｗ－ｋ、ＳｉＯＣ層，能量釋放率降低了３４％、３５％［６－７］。Ｌ．Ｌ．Ｍｅｒｃａｄｏ等人通過計算裂紋Ｊ積分研究了銅互連結構介電材料、互連層數對裂紋擴展的影響［８］。Ｌ．Ｌｉｎ等人研究了銅柱、焊料、ＰＩ開口等尺寸參數對銅互連結構熱應力的影響［９－１０］。Ｍ．Ｗ．Ｌｅｅ等人研究了硅層厚度、基板厚度、ＰＩ層厚度、銅柱高度、焊點數量等對銅互連結構ｌｏｗ－ｋ層熱應力的影響［１１］。

在銅互連結構中，互連級與封裝級的尺寸相差較大，直接對其建模仿真會占用巨大計算資源。采用多級子模型技術可有效解決這一問題。對于銅互連結構，可采用四級子模型技術進行建模［３－４，６－７］，但計算精度不高。也可采用二級子模型技術建模［８－９］，但需總體模型精細網格來保證子模型的計算精度。

本文提出了一種降低銅互連結構關鍵位置熱應力的優化方法。綜合考慮計算資源和精度，本文采用三級子模型技術進行結構建模。采用針對１０層銅互連結構，研究不同的總體互連線介電材料對銅互連結構介電材料熱應力的影響。在此基礎上，進一步對總體互連線介電材料進行優化，降低超低介電常數（ｕｌｔｒａｌｏｗ－ｋ，ＵＬＫ）和ＳｉＮ界面熱應力，最終提高了銅互連結構的可靠性。

１建模與參數選擇

本文使用對稱邊界條件約束對稱模型中心點的所有自由度，禁止產生剛性位移。基于有限元軟件，本文采用三級子模型技術，建立了銅互連結構芯片的三維模型，有限元模型如圖１所示。

考慮到芯片對稱性，采用芯片的１／４結構建模，第一級模型如圖１（ａ）所示。銅互連結構部分比整個芯片模型的基板和硅層的厚度都薄很多，構建第一級模型時采用均勻等效層替代銅互連結構，使銅互連結構參與芯片整體模型的形變，該方法的精度不受影響［９－１０，１２］。第一級模型包括ＰＩ層、鈍化層、等效層、銅焊點、基板、硅層等，它們的尺寸如表１所示［１３－１４］。

第二級模型主要針對關鍵焊點區域，其建模區域源自第一級模型的求解結果，即熱應力值最大區域，如圖１（ｂ）所示。第二級模型區域位于距芯片最遠處的焊點位置，模型邊界條件是將第一級模型計算的位移場通過插值，施加到切割邊界處，切割邊界需遠離熱應力集中區域。第二級模型包括部分硅、部分基板、銅焊點、ＰＩ層、鈍化層，其中銅焊點包括銅柱、焊料、正八邊形鋁焊盤和銅焊盤。采用均勻等效層替代銅互連結構。

第三級模型是是銅互連結構模型，如圖１（ｃ）所示，其包括１０層。模型邊界條件是將第二級模型位移場通過插值，施加到切割邊界處。Ｍ１～Ｍ８層使用ＵＬＫ作為介電材料。

在芯片封裝交互作用研究中，常采用芯片回流焊的溫度作為載荷。雖然回流焊過程中峰值溫度遠低于制作工藝的峰值溫度，但是，芯片封裝交互作用在ｌｏｗ－ｋ界面產生的能量釋放率遠遠大于制作工藝產生的能量釋放率，且大于ｌｏｗ－ｋ界面的臨界能量釋放率［１５］。因此，芯片封裝交互作用會導致銅互連結構ｌｏｗ－ｋ界面的斷裂、分層，引發可靠性問題。將回流焊的溫度作為最高溫度載荷，因填充膠會緩解銅互連結構的熱應力，所以本文仿真模型沒有使用填充膠。假設封裝過程中整體溫度變化均勻，２２０℃回流焊溫度設為焊料的熱應力自由溫度，溫度以１℃／ｓ的速率降至室溫２５℃。本文使用的材料屬性如表２所示［７，１０－１１，１７］。

２結果分析與討論

本文第一級模型的形變及第二級模型熱應力分布圖如圖２所示。

溫度載荷作用后第一級模型Ｚ方向形變如圖２（ａ）所示。可以看出，封裝芯片的形變呈中間凸起狀，基板邊角部分的形變大于芯片邊角部分。基板邊角承受了最大的形變。原因是，基板的熱膨脹系數（１６×１０－６·℃－１～２３×１０－６·℃－１）比硅大得多，且硅和基板在所有材料中的占比最大，降溫過程中基板收縮的速度比硅快得多，所以引起模型的形變呈凸起狀。

第二級模型等效層Ｚ方向的熱應力分布如圖２（ｂ）所示。圖中，紅色部分是拉應力，為正值，藍色部分是壓縮應力，為負值。等效層受拉應力的作用區域大于壓縮應力。

第二級模型等效層剪切應力分如圖２（ｃ）所示。可以看出，在封裝過程中，等效層同樣受剪切應力的影響，但其最大值小于Ｚ方向熱應力值。可知，銅互連結構Ｚ方向熱應力占據主導地位。根據材料力學最大拉應力強度理論，需通過第一主應力對銅互連結構進行研究。

２．１總體互連線介電材料的彈性模量和熱膨脹系數對熱應力的影響

不同ＭＳＱ材料用于總體互連線介電材料時的第一主應力分布如圖３所示。采用三級子模型技術對１０層銅互連結構進行分析。Ｍ１～Ｍ８層介電材料使用ＵＬＫ。Ｍ９、Ｍ１０層為總體互連線，介電材料使用不同的ＭＳＱ材料（假設），材料參數如表３所示［３］。

圖３（ａ）所示為Ｍ１～Ｍ１０層介電材料的熱應力分布。可以看出，總體互連線使用不同介電材料時，對Ｍ１～Ｍ８層使用ＵＬＫ時，熱應力值很小，變化趨勢相同，熱應力均在Ｍ８層時達到最大值。原因是，銅焊點的熱應力值很大，Ｍ８層離銅焊點的距離更近，易產生集中熱應力而引發可靠性問題，Ｍ１層的熱應力值最小、安全。不同ＭＳＱ作總體互連線介電材料時，Ｍ９層與Ｍ１０層的熱應力值基本相同，但隨著材料參數的變化，熱應力值整體明顯變化。ＭＳＱ材料熱膨脹系數相同時，彈性模量越小，熱應力值越小。如ＭＳＱ－Ｂ中Ｍ９層的熱應力值小于Ｍ８層，原因是ＭＳＱ－Ｂ與ＵＬＫ的彈性模量值相差較大，ＵＬＫ抵抗形變能力比ＭＳＱ－Ｂ強，導致ＵＬＫ熱應力較大。ＭＳＱ材料彈性模量相同時，隨著熱膨脹系數的變化，熱應力變化并不明顯。可知，Ｍ９層、Ｍ１０層的熱應力取決于其彈性模量。

圖３（ｂ）所示為Ｍ１０層頂部相鄰的ＳｉＮ界面層的熱應力分布。可以看出，ＭＳＱ－Ｂ作總體互連線介電材料時，ＳｉＮ界面層的熱應力值最大；ＭＳＱ材料熱膨脹系數不變時，ＳｉＮ界面層熱應力與ＭＳＱ材料的彈性模量成反比；熱膨脹系數對ＳｉＮ界面層的熱應力影響較小。ＳｉＮ界面層的熱應力值明顯比Ｍ１～Ｍ１０層大。原因是，ＭＳＱ介電材料的彈性模量比ＳｉＮ界面層小得多，其抗變形能力很弱，導致Ｍ１０層頂部相鄰的ＳｉＮ界面層出現熱應力集中現象，引起ＳｉＮ界面分層、斷裂，從而影響銅互連結構的可靠性。

綜上可知，總體互連線介電材料的熱膨脹系數對Ｍ９、Ｍ１０層和ＳｉＮ界面層的熱應力影響較小，但對彈性模量的影響較大。根據胡克定理σ＝εＥ（σ、ε表示應力和應變，Ｅ表示彈性模量），溫度載荷下形變取決于不同材料的熱膨脹系數失配，則總體模型形變取決于芯片與基板間的熱膨脹系數失配。銅互連結構在總體模型中占比很小，其對總體模型形變的影響很小，所以總體互連線介電材料的熱膨脹系數對Ｍ９、Ｍ１０層的熱應力影響不大，彈性模量對熱應力的影響較大。Ｍ９、Ｍ１０層熱應力與總體互連線介電材料的彈性模量成正比，ＳｉＮ界面層的熱應力與彈性模量成反比。

２．２不同的總體互連線介電材料對銅互連結構熱應力的影響

通常采用ＵＳＧ、ＳｉＯ２、ＦＳＧ等材料作銅互連結構的總體互連線介電材料［７，１０，１７］。Ｍ１～Ｍ９層介電材料及ＳｉＮ界面層的第一主應力分布如圖４所示。

ＵＳＧ、ＳｉＯ２、ＦＳＧ和ＭＳＱ分別作總體互連線介電材料時，Ｍ１～Ｍ８層（ＵＬＫ）的熱應力分布如圖４（ａ）所示。可以看出，彈性模量越大，各層熱應力值越大，Ｍ１層熱應力值最小。Ｍ１～Ｍ２層熱應力值迅速增大，之后Ｍ２～Ｍ５層熱應力緩慢變化。原因是，Ｍ２層比Ｍ１層厚，且Ｍ２～Ｍ５層厚度相等。從Ｍ６層開始，熱應力值呈迅速增加的趨勢，Ｍ８層熱應力達到最大值。ＵＬＫ材料的機械特性低、粘附性差，過大熱應力引起銅互連結構的分層、斷裂。因此，Ｍ８層是易發生斷裂失效的關鍵位置之一。

對于不同的總體互連線介電材料，Ｍ９層與Ｍ１０層的熱應力值基本相同（從圖３（ａ）可知），因此圖４（ｂ）只給出了Ｍ９層和與Ｍ１０層相鄰ＳｉＮ界面層的熱應力對比。顯然，與Ｍ１０相鄰ＳｉＮ界面層的熱應力值遠大于Ｍ９層。可知，與Ｍ１０相鄰ＳｉＮ界面層也是易發生失效的關鍵位置之一。

從ＭＳＱ、ＦＳＧ到ＳｉＯ２，它們的彈性模量不斷增大，ＳｉＮ界面熱應力不斷減小。ＵＳＧ介電材料的彈性模量雖最大，但其ＳｉＮ界面熱應力值卻不是最小、略大于ＳｉＯ２、ＦＳＧ，這源于ＵＳＧ有較大的熱膨脹系數而引起的較大熱應力。

對于不同的總體互連線介電材料，Ｍ９層熱應力值從大到小的排序為：ＵＳＧ＞ＳｉＯ２＞ＦＳＧ＞ＭＳＱ。從圖４（ａ）可知，Ｍ８層熱應力從大到小的排序為：ＵＳＧ＞ＳｉＯ２＞ＦＳＧ＞ＭＳＱ，表明Ｍ８層熱應力值與Ｍ９層熱應力密切相關。為了減小Ｍ８層熱應力，需使用彈性模量較小的介電材料，但這又使得ＳｉＮ界面層熱應力值較大。因此，需要進一步對總體互連線介電材料選取進行優化。

２．３總體互連線介電材料的選擇優化

從上述分析可知，為了提高銅互連結構的可靠性，不僅要減小ＳｉＮ界面層熱應力，還要降低Ｍ８層（ＵＬＫ）熱應力值。對這兩類熱應力影響最大的是Ｍ９層、Ｍ１０層介電材料的參數。介電材料及ＳｉＮ界面層第一主應力分布如圖５所示。

圖中，“ＵＳＧ”表示Ｍ９、Ｍ１０層均使用ＵＳＧ，“ＳｉＯ２”表示Ｍ９、Ｍ１０層均使用ＳｉＯ２。“ＳｉＯ２＋ＵＳＧ”表示Ｍ９層使用ＳｉＯ２、Ｍ１０層使用ＵＳＧ，“ＦＳＧ＋ＳｉＯ２”表示Ｍ９層使用ＦＳＧ、Ｍ１０使用ＳｉＯ２。以此類推。

采用“ＵＳＧ”時，Ｍ９層（條件一）的熱應力分布如圖５（ａ）所示。可以看出，熱應力最大值位于Ｍ９層的邊界區。該區域與Ｍ８層相鄰，造成Ｍ８層熱應力值增加，易引發可靠性問題。

采用“ＳｉＯ２＋ＵＳＧ”時，Ｍ９層（條件二）的熱應力分布如圖５（ｂ）所示。可以看出，Ｍ９層熱應力值遠小于圖５（ａ）的熱應力值，最大熱應力值位于Ｍ９層中間位置，距離Ｍ８層較遠，其對Ｍ８層熱應力的影響降低。這表明，對Ｍ９、Ｍ１０層的優化有助于降低關鍵位置的熱應力。

Ｍ９、Ｍ１０層使用不同介電材料組合時，Ｍ１～Ｍ８層（ＵＬＫ）熱應力分布如圖５（ｃ）所示。可以看出，與采用“ＵＳＧ”相比，采用“ＳｉＯ２＋ＵＳＧ”時熱應力值明顯降低，而采用“ＦＳＧ＋ＳｉＯ２”時熱應力值進一步降低。采用“ＳｉＯ２＋ＵＳＧ”時，Ｍ１～Ｍ８層熱應力值與采用“ＳｉＯ２”時熱應力值基本相等。采用“ＦＳＧ＋ＳｉＯ２”時，Ｍ１～Ｍ８層熱應力值與采用“ＦＳＧ”時熱應力值基本相等。這表明，Ｍ１～Ｍ８層熱應力值取決于Ｍ９層介電材料，與Ｍ１０層介電材料關系不大。Ｍ９層選擇彈性模量較小的介電材料時，能有效降低Ｍ８層熱應力值。

Ｍ９、Ｍ１０層使用不同介電材料組合時，ＳｉＮ界面層熱應力分布如圖５（ｄ）所示。可以看出，采用“ＳｉＯ２＋ＵＳＧ”時，ＳｉＮ界面層熱應力值與采用“ＵＳＧ”時熱應力值基本相等；采用“ＦＳＧ＋ＳｉＯ２”時，ＳｉＮ界面層熱應力值與采用“ＳｉＯ２”時熱應力值基本相等。因此，ＳｉＮ界面層熱應力值與Ｍ９層介電材料的關系不大，取決于Ｍ１０層介電材料。Ｍ９、Ｍ１０層選擇合適的介電材料，有利于提高銅互連結構的可靠性。采用“ＦＳＧ＋ＳｉＯ２”時，Ｍ８層、ＳｉＮ界面的熱應力值都達到最小值。

３結論

基于Ａｎｓｙｓ有限元分析軟件，以１０層銅互連結構為研究對象，采用三級子模型技術對多層銅互連結構芯片進行三維建模。仿真分析了總體互連線介電材料的彈性模量、熱膨脹系數對銅互連結構熱應力的影響。結果表明，銅互連結構的熱應力取決于總體互連線介電材料的彈性模量，而與其熱膨脹系數關系不大。為了提高銅互連結構的可靠性，不僅要減小ＳｉＮ界面層熱應力，還要降低Ｍ８層（ＵＬＫ）熱應力值。最后，對Ｍ９層、Ｍ１０層的介電材料進行優化，降低銅互連結構關鍵位置的熱應力，提高器件可靠性。