近年業(yè)界在深度神經(jīng)網(wǎng)絡(DNN)技術發(fā)展上進展迅速，正對半導體IC設計與制造形成深刻的變革，2018年全球首款商用化DNN專用芯片將開始出貨，或成為至今價格最高且最大的商用芯片，外界預期2018年將成為這類芯片相繼問世的一年，而過去幾年DNN技術開發(fā)的興起，也帶動創(chuàng)投資金重回半導體產(chǎn)業(yè)，可見近來基于新架構的新創(chuàng)企業(yè)數(shù)量大增、達15家以上，這在過去10~15年來在單一產(chǎn)業(yè)領域未曾見過的景象。

據(jù)EE Times報導，預計2018年可能見到如英特爾(Intel)收購的2.5D Nervana芯片已在送樣，還有10多個處理器正在開發(fā)中，其它如人工智能(AI)新創(chuàng)企業(yè)Graphcore及其競爭對手Cerebras Systems均可望推出自有芯片產(chǎn)品，威騰(WD)與安謀(ARM)等幾家芯片業(yè)者也在開發(fā)自有核心，用以加速深度神經(jīng)網(wǎng)絡的推論部分。

市場研究機構The Linley Group負責人Linley Gwennap指出，NVIDIA在其最新繪圖芯片(GPU)「Volta」開發(fā)上表現(xiàn)非常出色，調(diào)整用于加速DNN訓練，不過Gwennap不認為這是最好的設計。

在訓練芯片方面，英國Graphcore及美國加州Cerebras被視為是值得關注的公司，因擁有最好的團隊且募得最多資金。由Google前芯片設計師創(chuàng)立的新創(chuàng)企業(yè)Groq計劃于2018年推出一款推論芯片，宣稱在每秒整體操作及推論效能表現(xiàn)上，比競爭對手高出4倍。

代號「Lake Crest」的英特爾Nervana芯片則為一大值得關注的客制化設計，與NVIDIA Volta相似的是，Lake Crest邏輯元件位在臺積電CoWoS中介層中，與4個HBM2高帶寬存儲器堆疊相鄰，這些芯片也被設計成網(wǎng)狀，提供比Volta高出5~10倍的效能表現(xiàn)。

雖然這類AI芯片將問世，不過芯片架構師仍未決定應如何進行評估。加州大學柏克萊分校榮譽教授David Patterson指出，過去RISC供應商在SPEC基準測試上進行合作，如今DNN加速器需要自行定義的測試套件，涵蓋一系列資料類型的訓練、推論以及獨立且叢集的芯片。

因此由超過20家主要伺服器及軟件制造商組成的服務器效能評測標準組織(TPC)，于2017年12月12日宣布已組成工作團隊，來定義機器學習的硬件及軟件基準，TPC-AI委員會主席Raghu Nambiar指出，目標是要創(chuàng)建不論是以中央處理器(CPU)或GPU做為加速器都適用的測試。

基準測試之外，工程師還需要追蹤仍在演化的神經(jīng)網(wǎng)絡算法，以確保其設計能獲得采用。高通(Qualcomm)下一代核心研發(fā)主任Karam Chatha表示，由于硬件將對軟件形成影響，在軟件總是在變化下，有及早推出硬件的必要性，至今行動芯片供應商在其Snapdragon系統(tǒng)單芯片(SoC)的DSP及GPU核心上的軟件運行神經(jīng)網(wǎng)絡任務，不過部分觀察家預期，高通將為2019年版7納米Snapdragon SoC客制化一款全新機器學習芯片。

隨著算法持續(xù)演進，研究人員也在擴大深度學習的應用面向，包括導入芯片設計及制造端，如英特爾匯整出超過40多項可能的用途領域，如華爾街采用的自動化交易程序及消費者在線消費助理等應用領域等。

另外，近期可見關于神經(jīng)網(wǎng)絡軟件技術的融合努力，如由Facebook與微軟(Microsoft)開啟的開放源計劃「開放神經(jīng)網(wǎng)絡交換」(QNNX)格式，有助將所創(chuàng)造的神經(jīng)網(wǎng)絡模型轉(zhuǎn)換成圖形(graphical)呈現(xiàn)方式，芯片制造商則能在最終圖形上鎖定期硬件，這對無法自行編寫軟件支持運算模式架構的新創(chuàng)企業(yè)如亞馬遜(Amazon)旗下MxNet、Google的TensorFlow、Facebook的Caffe2及微軟CNTK來說，自然是一好消息。

另由30多家主要芯片供應商組成的團體，也發(fā)布其「神經(jīng)網(wǎng)絡交換格式」(NNEF)，旨在提供芯片制造商可創(chuàng)建自有內(nèi)部格式的替代解決方案，好比是NVIDIA的TensorRT及英特爾的Nervana Graph。

展望這類AI芯片發(fā)展前景，以半導體產(chǎn)業(yè)來看，Patterson指出，隨著英特爾、Graphcore及NVIDIA已開發(fā)出全標線(full-reticle)芯片，下一階段則是發(fā)展3D技術，過去在摩爾定律(Moore’s Law)發(fā)展火紅時，基于憂心可靠性及成本問題，導致較復雜的封裝技術無法獲得采用青睞，但如今摩爾定律終止在即，將可在封裝技術上看到許多試驗在進行。最終是可開創(chuàng)出新形態(tài)的晶體管，可在邏輯與存儲器層上進行On-Die堆疊。美國電子工程學界人士認為，負電容鐵電晶體管技術或可能成為上述芯片技術的基礎，與3D NAND相同的是均采On-Die堆疊技術。

另外，美國麻省理工學院(MIT)、柏克萊大學(UC Berkeley)與史丹佛大學(Stanford University)組成的學術團隊，也將于2月國際固態(tài)電路會議(ISSCC)上發(fā)表類似技術的先進芯片架構，是將ReRAM結(jié)構及碳納米管制成的邏輯元件堆疊于芯片中，此技術靈感來自于DNN、且被程序設計為近似模式，而非至今計算機采用過的確定性數(shù)字，這類芯片可從案例中進行學習，比傳統(tǒng)的系統(tǒng)所需操作要少得多，測試版芯片不久后將送交制造。