電源完整性的隱性殺手

在現代高速電子設計中，電源完整性（Power Integrity，PI）問題已成為影響系統性能的關鍵因素之一。在電源完整性問題中，同步開關噪聲（Simultaneous Switching Noise，SSN）是一個經常被提及但又容易被忽視的重要概念。 同步開關噪聲（SSN），又被稱為地彈（Ground Bounce）或數字噪聲（Digital Noise），是指在數字電路中，當大量輸出驅動器同時切換狀態時產生的電源噪聲。這個現象主要發生在集成電路的電源與地平面之間，通常在高速數字電路和系統中尤為明顯。

同步開關噪聲產生的原因

大量的芯片同步切換時，產生的瞬態電流在電源或地平面上產生大量噪聲，因此 SSN 也被稱為 Δi 噪聲。當信號從低電平切換到高電平時，需要從電源模塊吸收能量，電流開始流動，但因為我們的互連設計不是理想的，電源走線上會有阻抗，阻擋電流立刻到達芯片引腳。另外寄生電感也會使電路在開關電流的存在下帶來電壓波動，形成電壓噪聲。I/O 開關速度越快，瞬時電流變化越快，在電流回路上產生的噪聲越大。這種噪聲會通過電源系統傳播，帶來的電源完整性問題影響整個系統的性能。

同步開關噪聲的影響

·信號完整性：SSN 會對信號完整性產生嚴重影響，導致信號過沖、下沖、抖動等問題，甚至可能引發誤碼。

·電源完整性：SSN 會在電源系統中引起瞬態電壓跌落，導致電源不穩定，影響敏感的模擬和數字電路的正常工作。

·電磁干擾（EMI）：由于 SSN 會在電源平面上產生高頻噪聲，這種噪聲很容易通過 PCB 板的走線或電纜輻射出去，增加系統的電磁輻射水平。

如何減少同步開關噪聲的負面影響

·增加電源與地平面的耦合，減小寄生電感。

·使用多層板設計，將電源與地平面相互疊加，提高電源平面的平滑性。

·在關鍵位置放置去耦電容，尤其是靠近驅動器或IC的電源引腳處，提供局部電源。

·采用星形拓撲結構，將電源從電源輸入端到各個負載分配得當，減少電流突變對其他電路的影響。

·采用電源完整性仿真工具進行預先評估和優化設計。

如何使用仿真工具優化設計

使用巨霖 SIDesigner，可以對 IBIS 模型開放供電接口，引入 SSN 的分析。

在 SIDesigner 的 IBIS 模型“IC”中，導入 IBIS 文件和模型，去勾選 power on，即可用外接供電。

結合設計師的電源電路設計，搭配 SIDesigner 內嵌的高精度硅驗證 TJSPICE 仿真引擎對高速電路進行預仿真，通過波形結果觀察并測量 SSN 情況，進行設計迭代優化。

歡迎從官網申請試用我們的軟件，過程中的任何疑問可聯系support技術人員，期待與您的交流！