女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Intel altera opencl入門

FPGA技術江湖 ? 來源:FPGA技術江湖 ? 2024-04-13 11:53 ? 次閱讀

今天給大俠帶來Intel altera opencl 入門,話不多說,上貨。

概述

Intel altera 的 OpenCL 主要面向信號處理類應用的客戶,是用C語言開發(fā)FPGA的利器,開放計算語言(OpenCL)聯(lián)盟著名的公司有 FPGA巨頭Intel altera、兩大顯卡GPU巨頭AMD英偉達CPU巨頭Intel、軟件和服務器巨頭IBM以及全世界最大的公司Apple(蘋果)等等。不過AMD和英偉達是用GPU實現(xiàn)的OpenCL并行運算,Intel altera是用FPGA實現(xiàn)并行運算。

1. 系統(tǒng)要求

? Microsoft 64-bit Windows 7專業(yè)版或者更高。

? 對于Windows操作系統(tǒng), 要安裝微軟公司的Visual Studio 2010或者2012專業(yè)版(推薦)。

或者:

? Red Hat Enterprise 64-bit Linux (RHEL) 5或者6。

? 對于Linux操作系統(tǒng), 安裝操作系統(tǒng)過程中要把C編譯器包括GCC勾選上。

2.安裝Altera的軟件和搭建OpenCL環(huán)境(以Windows為例,Linux也類似):

?安裝Quartus II 13.1 Update4(或者14.0)

?安裝Altera OpenCL 13.1 Update4(AOCLSetup-13.1.4.182.exe)(或者14.0)

設置環(huán)境變量(基于默認的安裝路徑):

變量和值如下:

ALTERAOCLSDKROOT和C:altera13.1hld(或者C:altera14.0hld)

PATH和C:altera13.1hldwindows64in(或者C:altera14.0hldin;C:altera14.0hldhostwindows64in)

LM_LICENSE_FILE和c:alteralicense.dat

參考下圖:

2aaa4aa6-f92d-11ee-a297-92fbcf53809c.png

2ab32e50-f92d-11ee-a297-92fbcf53809c.png

然后在命令行里面運行where aoc,測試一下軟件是否安裝正確以及環(huán)境變量是否設置正確,如果正確,如下圖;如果不正確,修改錯誤再來。

2ab9e768-f92d-11ee-a297-92fbcf53809c.png

或者(14.0)

2ac6d4e6-f92d-11ee-a297-92fbcf53809c.png

3.開發(fā)板環(huán)境的安裝和測試(以臺灣友晶的DE5-Net開發(fā)板為例,不過沒有開發(fā)板也可以,開發(fā)板不是必需的):

1)。 準備工作:下載DE5-Net開發(fā)板的全套軟件安裝包,http://www.terasic.com/downloads 。.. 5NET_openCL_BSP.zip 136MB,把里面的terasic文件夾解壓縮到C:altera13.1hldoard下。

設置DE5-Net開發(fā)板的環(huán)境變量:

變量和值如下:

AOCL_BOARD_PACKAGE_ROOT和C:altera13.1hldoard erasicde5net

參考下圖:

2ad509e4-f92d-11ee-a297-92fbcf53809c.png

然后在命令行里面運行aocl install來安裝開發(fā)板驅動。

關閉你的PC,安裝和連接開發(fā)板硬件后,重新開機,在命令行里面運行aoc --list-boards,如果硬件安裝連接成功,會顯示開發(fā)板名字de5net_a7,如果開發(fā)板不存在,顯示none found。

2)。 測試開發(fā)板:

在命令行里面運行 cd C:altera13.1hldoard erasic estslank,運行aocl program blank.aocx,如果開發(fā)板已經安裝連接好,aocx里面的sof文件會通過PCI-E接口下載,并且會返回成功的信息,如果開發(fā)板不存在或者沒有安裝連接好,會自動解壓縮出reprogram_temp.sof,用戶可以通過USB下載電纜去下載。

備注:沒有開發(fā)板的客戶可以在設置環(huán)境變量后跳過后面的步驟,繼續(xù)。

4.編譯和測試OpenCL工程:

1)。 編譯OpenCL工程:

在命令行里面運行cd C:altera13.1hldoard erasic estsoardtest進入工程文件夾,運行aoc boardtest.cl --sw-dimm-partition開始編譯,編譯時間大約1個小時,最終產生的boardtest.aocx里面包含了sof文件,可以給開發(fā)板編程進去。

2)。 測試OpenCL工程(通過開發(fā)板):

在命令行里面運行 cd C:altera13.1hldoard erasic estslank,運行aocl program boardtest.aocx,如果開發(fā)板已經安裝連接好,aocx里面的sof文件會通過PCI-E接口下載,并且會返回成功的信息,如果開發(fā)板不存在或者沒有安裝連接好,會自動解壓縮出reprogram_temp.sof,用戶可以通過USB下載電纜去下載。

提示:沒有開發(fā)板的客戶可以跳過上面的步驟,直接編譯下面不需要開發(fā)板的例子,有開發(fā)板的客戶可以直接到第五步:

下面完全脫離真實的開發(fā)板來運行Cytech_C5SOC.zip:

2aec8c5e-f92d-11ee-a297-92fbcf53809c.png

設置“虛擬”板的環(huán)境變量(替換原來的環(huán)境變量):

變量和值如下:

AOCL_BOARD_PACKAGE_ROOT和 C:altera13.1hldoardCytech_C5SOC

參考下圖:

2af3eb2a-f92d-11ee-a297-92fbcf53809c.png

解壓縮Cytech_C5SOC.zip里面的內容到C:altera13.1hldoard(也可以是其它文件夾),把例子exm_opencl_hello_world_windows64.zip里面的hello_world.cl也復制到這個文件夾下,在命令行里面運行cd C:altera13.1hldoard,運行aoc hello_world.cl開始編譯。----因為Cyclone V SOC的5CSXFC6容量比Stratix V的5SGSMD5小幾倍,所以編譯時間只有20分鐘左右,最終產生的hello_world.aocx里面包含了sof文件,同時也產生了轉換后的.V源碼和整個編譯后的Quartus II完整工程,包括大量的底層配套的各種IP源碼。

再演示3個不同的例子,分別是vector_add、matrix_mult和FFT,也是完全脫離真實的開發(fā)板來運行:

2b0422e2-f92d-11ee-a297-92fbcf53809c.png

2b12d526-f92d-11ee-a297-92fbcf53809c.png

2b199de8-f92d-11ee-a297-92fbcf53809c.png

不改變上面“虛擬”板的環(huán)境變量,目的是繼續(xù)使用Cyclone V SOC的5CSXFC6,可以產生為這個系列優(yōu)化的源碼。

分別解壓縮3個zip例子到C:altera13.1hldoard(也可以是其它目錄),然后分別在在命令行里面:

1.運行cd C:altera13.1hldoardvector_adddevice,然后運行aoc vectorAdd.cl開始編譯。

2.運行cd C:altera13.1hldoardmatrix_multdevice,然后運行aoc matrix_mult.cl開始編譯。

3.運行cd C:altera13.1hldoardfft1ddevice,然后運行aoc fft1d.cl開始編譯。

3個例子之間沒有任何聯(lián)系,可以單獨運行,如果你的PC內存足夠大,可以一起運行。

在產生的不同Quartus II工程中,可以找到matrix_mult.v、vectorAdd.v和fft1d.v這些轉換出的源碼。特別注意的是,這些最終的源碼是acl_kernel_interface接口,這種接口比較簡單,和FIFO差不多,只不過多了幾個啟動結束控制線,如start,valid等等。

備注:大家可以把這些源碼復制到自己的工程中和自己寫的其它邏輯模塊連接起來即可。如果想產生基于Stratix V器件優(yōu)化的源碼,可以在環(huán)境變量的路徑中把臺灣友晶的DE5-Net開發(fā)板作為虛擬板(也就是恢復第三步的環(huán)境變量),然后編譯cl文件即可。

5.編譯Host程序:

啟動Visual Studio 2012,點擊“文件打開項目”,選擇C:altera13.1hldoard erasic estsoardtesthostoardtest.sln(或者直接在硬盤上雙擊這個sln文件,VS 2012會自動完成上述步驟),然后點擊“生成生成解決方案”,最后在……h(huán)ostx64Release下產生了boardtest.exe,不過這個exe不能運行,因為缺少幾個dll文件,把C:altera13.1hldwindows64in下的所有的6個dll文件復制過來,和這個exe放在同一個文件夾下就可以運行了。

備注:沒有開發(fā)板的客戶可以跳過上面這個步驟。

6.查看結果:

把第四步產生的aocx文件下載到開發(fā)板,成功后會返回信息,然后運行第五步產生的exe即可在PC屏幕上看到開發(fā)板返回的最終結果。

備注:沒有開發(fā)板的客戶可以跳過上面這個步驟。

沒有開發(fā)板的客戶只需要走1、2、4步即可。

參考資料、例子和其它:

1.參考資料:http://www.altera.com.cn/product 。.. l/opencl-index.html

網頁最下面3個入門文檔:

面向OpenCL的Altera SDK開始設計:aocl_getting_started.pdf

面向OpenCL的Altera SDK編程指南:aocl_programming_guide.pdf

面向OpenCL的Altera SDK優(yōu)化指南:aocl_optimization_guide.pdf

其中13.1版本對應的aocl_getting_started.pdf第8頁是錯的,PATH應該是C:altera13.1hldwindows64in,14.0里面改正了。

2.Altera目前有13個OpenCL的例子在http://www.altera.com.cn/support/examples/opencl/opencl.html 里面,上面第4步用到的exm_opencl_hello_world_windows64.zip例子就來自于這個網頁。

3.Cl文件是OpenCL的源碼文件,aocx是cl文件編譯后的編程文件,里面包括sof文件。PC機那邊的Host軟件不是必需的,做host軟件僅僅是為了和開發(fā)板通信來獲取開發(fā)板運行openCL的信息。沒有開發(fā)板的用戶只要寫一個cl文件然后自己建立一個Quartus II工程就可以編譯了,最后產生了轉換后的.V源碼和整個編譯后的Quartus II完整工程,包括大量的底層配套的各種IP源碼。

4.因為事先設置了環(huán)境變量的緣故,所以cl文件放到任何路徑下都可以編譯,編譯后會在cl文件所在的文件夾里面產生完整的Quartus II整個工程,里面就有轉換后的.v文件。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21964

    瀏覽量

    614110
  • 編譯器
    +關注

    關注

    1

    文章

    1655

    瀏覽量

    49890
  • OpenCL
    +關注

    關注

    2

    文章

    48

    瀏覽量

    33671

原文標題:Intel altera opencl 入門

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Altera Agilex 3 FPGA和SoC產品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA 架構、先進的收發(fā)器技術、更高的集成度和更強大的安全
    的頭像 發(fā)表于 06-03 16:40 ?257次閱讀
    <b class='flag-5'>Altera</b> Agilex 3 FPGA和SoC產品介紹

    Intel-Altera FPGA:通信行業(yè)的加速引擎,開啟高速互聯(lián)新時代

    Intel-Altera FPGA 是英特爾通過收購Altera公司后獲得的可編程邏輯器件(FPGA)業(yè)務,現(xiàn)以獨立子公司形式運營,并由私募股權公司Silver Lake控股51%股權。一、歷史沿革
    發(fā)表于 04-25 10:19

    Altera大學成立,助力FPGA教學發(fā)展與人才培養(yǎng)

    近日,全球 FPGA 創(chuàng)新技術領導者 Altera 宣布成立 Altera 大學,旨在以高效、便捷的方式助力 FPGA 教學發(fā)展與人才培養(yǎng)。Altera 大學為高校教授、科研人員和廣大學子提供精心設計的課程、豐富的軟件工具和可編
    的頭像 發(fā)表于 04-19 11:26 ?505次閱讀

    英特爾向銀湖資本出售Altera 51%股份

    英特爾公司宣布已達成最終協(xié)議,將旗下 Altera 業(yè)務 51% 的股份出售給全球技術投資巨頭銀湖資本(Silver Lake)。
    的頭像 發(fā)表于 04-19 11:19 ?553次閱讀

    如何下載GPG-PUB-KEY-INTEL-OPENVINO-2021?

    執(zhí)行命令以從公司網絡下載 GPG-PUB-KEY-INTEL-OPENVINO-2021: $ wget --no-check-certificate https
    發(fā)表于 03-05 08:06

    Intel為什么在2015年收購Altera?現(xiàn)在又為什么拋棄Altera

    在寫這篇文章時,我想了很多標題,但總感覺沒有哪個能把文章的意思全都總結清楚的,所以我又起了副標題:斷臂求生的Intel。 要講清楚Intel為什么要收購Altera,現(xiàn)在又為什么拋棄,需要從很多
    的頭像 發(fā)表于 02-07 11:22 ?683次閱讀
    <b class='flag-5'>Intel</b>為什么在2015年收購<b class='flag-5'>Altera</b>?現(xiàn)在又為什么拋棄<b class='flag-5'>Altera</b>

    Altera正式獨立運營:FPGA行業(yè)格局將迎來新變局

    2025年初,英特爾旗下的Altera宣布了一個重大決定——正式獨立運營,成為一家全新的專注于FPGA(現(xiàn)場可編程門陣列)技術的企業(yè)。在社交媒體平臺上,Altera公司滿懷自豪地宣布:“今天,我們
    的頭像 發(fā)表于 01-23 15:15 ?601次閱讀

    Altera發(fā)布全新合作伙伴加速計劃

    近日,全球FPGA(現(xiàn)場可編程門陣列)創(chuàng)新領導者Altera宣布了一項重大舉措——推出“Altera解決方案合作伙伴加速計劃”。該計劃旨在通過Altera及其合作伙伴構建的生態(tài)系統(tǒng),為企業(yè)提供全方位
    的頭像 發(fā)表于 01-22 10:58 ?476次閱讀

    Altera推出解決方案合作伙伴加速計劃

    近日,全球FPGA創(chuàng)新領導者Altera宣布推出Altera解決方案合作伙伴加速計劃,助力企業(yè)在Altera及其合作伙伴生態(tài)系統(tǒng)的支持下,加速創(chuàng)新、加快產品上市并高效拓展業(yè)務。面對由AI驅動的市場變革帶來的復雜設計挑戰(zhàn),該計劃提
    的頭像 發(fā)表于 01-16 14:30 ?464次閱讀

    Altera宣布正式獨立,結束與英特爾8年從屬關系

    近日,Altera在國外社交平臺上發(fā)表聲明,宣布其正式成為一家獨立的FPGA(現(xiàn)場可編程門陣列)公司。這一消息標志著Altera結束了與英特爾長達8年以上的從屬關系,開啟了全新的獨立運營篇章。 回溯
    的頭像 發(fā)表于 01-13 13:39 ?478次閱讀

    5CGTFD7D5F27C7N Intel/Altera可編程邏輯器件(CPLD/FPGA)

    Altera 的Cyclone? V系列FPGA,型號5CGTFD7D5F27C7N,一篇文章帶你解讀,該型號的基本屬性。
    的頭像 發(fā)表于 11-29 15:26 ?809次閱讀
    5CGTFD7D5F27C7N <b class='flag-5'>Intel</b>/<b class='flag-5'>Altera</b>可編程邏輯器件(CPLD/FPGA)

    Altera S10 DDR校準問題分析

    某客戶在使用 Altera 1SX165HU3F50E2VG 做 TCON 項目,其中使用到了 EMIF (DDR 控制器) + LVDS 兩個 IP,具體使用如下圖所示。DDR4 放置在 2C/2B Bank,LVDS 放置在 2F Bank,處于同一 column 位置。
    的頭像 發(fā)表于 11-21 15:54 ?1173次閱讀
    <b class='flag-5'>Altera</b> S10 DDR校準問題分析

    英特爾擬出售Altera股權,估值達170億美元

    據(jù)最新消息,英特爾正計劃出售其旗下FPGA芯片公司Altera的部分股權,以加速推動其獨立IPO進程。目前,Altera的估值已達到驚人的170億美元。
    的頭像 發(fā)表于 11-12 14:42 ?713次閱讀

    英特爾考慮出售Altera股權

    近日,英特爾(Intel)正積極尋求出售其可編程芯片制造子公司Altera的股權,并考慮引入戰(zhàn)略投資或PE投資。據(jù)悉,英特爾對Altera的估值約為170億美元,而英特爾于2015年以167億美元的價格收購了這家公司。
    的頭像 發(fā)表于 10-21 15:42 ?814次閱讀

    Intel的AI Playground入門級人工智能工具亮相

    在今年的臺北電腦展上,Intel驚艷亮相了一套面向初學者的AI探索平臺——AI Playground,旨在讓用戶輕松體驗前沿的人工智能技術與功能。近日,該平臺已開放Beta版下載,集成了AI圖形創(chuàng)作、圖像增強技術及智能聊天機器人套件,但需配備至少擁有8GB顯存的Intel
    的頭像 發(fā)表于 07-24 12:32 ?1085次閱讀