女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

通過工藝建模進行后段制程金屬方案分析

半導體芯科技SiSC ? 來源:半導體芯科技SiSC ? 作者:半導體芯科技SiS ? 2024-04-09 17:11 ? 次閱讀

虛擬半導體工藝建模是研究金屬線設計選擇更為經濟、快捷的方法

wKgaomYVBi6AI_SDAACAmoo9Pak565.jpg

作者:泛林集團 Semiverse Solutions 部門半導體工藝與整合部高級經理 Daebin Yim

l 由于阻擋層相對尺寸及電阻率增加問題,半導體行業正在尋找替代銅的金屬線材料。

l 在較小尺寸中,釕的性能優于銅和鈷,因此是較有潛力的替代材料。

隨著互連尺寸縮減,阻擋層占總體線體積的比例逐漸增大。因此,半導體行業一直在努力尋找可取代傳統銅雙大馬士革方案的替代金屬線材料。

相比金屬線寬度,阻擋層尺寸較難縮減(如圖1)。氮化鉭等常見的阻擋層材料電阻率較高,且側壁電子散射較多。因此,相關阻擋層尺寸的增加會導致更為顯著的電阻電容延遲,并可能影響電路性能、并增加功耗。

wKgZomYVBi6AU9qxAABZctsYpdY345.jpg

圖1:銅微縮與阻擋層線結構圖

工程師們已經注意到釕和鈷等新的替代金屬線,并對其進行了測試,這些材料可以緩解線寬較窄和面積較小時的電阻率升高問題。工藝建模可用于比照分析不同溝槽深度和側壁角度下,釕、鈷和銅等其他金屬在不同關鍵尺寸的大馬士革工藝中的性能(圖2)。

通過建模,可以提取總導體橫截面區域的平均線電阻、線間電容和電阻電容乘積值;隨后,可比較銅、釕、鈷金屬方案的趨勢。

wKgaomYVBi-AHeB0AACc0eYzwxw801.jpg

圖2:(上)用于提取電阻和電容的兩條金屬線 3D 結構圖;(下)不同金屬和阻擋層材料的三種情況圖

為系統性地探究使用不同金屬的設計和材料影響,我們通過對三個變量(關鍵尺寸、深度和側壁角度)使用蒙特卡羅均勻分布,進行了包含 1000 次虛擬運行的實驗設計。

wKgZomYVBi-AAzNEAAEdMpibbh8438.jpg

圖3:電阻電容實驗設計結果(點:實驗設計數據;線:趨勢曲線)從上至下:電容與面積、電阻與面積、電阻電容乘積與面積

圖 3 突出顯示了每種金屬的電阻與電阻電容乘積的交叉點,并表明在較小尺寸上,無需阻擋層的釕方案優于其他兩種金屬材料。這一情況分別在線關鍵尺寸值約為 20nm 和面積值約為 400nm2 時出現。這也表明,無需阻擋層的釕線電阻在線關鍵尺寸小于約 20nm 時最低; 當線關鍵尺寸值小于 20nm 時,2nm 氮化鉭阻擋層的電阻率占據了銅和鈷線電阻的主要部分,造成電阻急劇增加。當線關鍵尺寸縮減時,也在側壁和晶界出現額外散射,并導致電阻升高。溝槽刻蝕深度和側壁角度與電阻之間呈線性關系;電阻與線橫截面面積成反比例關系。

我們也分析了線邊緣粗糙度對電阻的影響。

wKgaomYVBjCAfvcSAACvVpyJbNw182.jpg

圖4:(上)當線邊緣粗糙度振幅為 1 且相關性為 1 時,關鍵尺寸為 20nm 的銅線模型圖;(下)釕和銅線(關鍵尺寸分別為 15nm、20nm、25nm)實驗設計結果的箱形圖

在圖 4(下)中,由于無需阻擋層的結構,線關鍵尺寸為 15nm 時,釕線電阻電容值對線邊緣粗糙度振幅的敏感性遠低于銅,而銅由于高阻力的氮化鉭阻擋層非常易受電阻電容乘積變化的影響。

結論

傳統的微縮工藝要求阻擋層/內襯厚度低至極小的 2-3nm,極大壓縮了現代先進邏輯節點上銅線的空間。無需阻擋層的釕等新金屬在滿足電磁可靠性需求的同時,已躋身為有希望替代銅的材料。

該研究表明,釕的電阻電容延遲顯著低于其他材料,因此可能是先進節點上優秀的金屬候選材料。通常,許多晶圓實驗都需要完成這類金屬方案路徑探索。虛擬半導體工藝建模是研究金屬線設計選擇更為經濟、快捷的方法。

參考資料:

1. Liang Gong Wen et al., "Ruthenium metallization for advanced interconnects," 2016 IEEE International Interconnect Technology Conference / Advanced Metallization Conference (IITC/AMC), San Jose, CA, USA, 2016, pp. 34-36, doi: 10.1109/IITC-AMC.2016.7507651.

2. M. H. van der Veen et al., "Damascene Benchmark of Ru, Co and Cu in Scaled Dimensions," 2018 IEEE International Interconnect Technology Conference (IITC), Santa Clara, CA, USA, 2018, pp. 172-174, doi: 10.1109/IITC.2018.8430407

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    335

    文章

    28563

    瀏覽量

    232303
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    接觸孔工藝簡介

    本文主要簡單介紹探討接觸孔工藝制造流程。以55nm接觸控工藝為切入點進行簡單介紹。 ? 在集成電路制造領域,工藝流程主要涵蓋前段工藝(Fro
    的頭像 發表于 02-17 09:43 ?678次閱讀
    接觸孔<b class='flag-5'>工藝</b>簡介

    集成電路工藝中的金屬介紹

    本文介紹了集成電路工藝中的金屬。 集成電路工藝中的金屬 概述 在芯片制造領域,金屬化這一關鍵環節指的是在芯片表面覆蓋一層
    的頭像 發表于 02-12 09:31 ?1042次閱讀
    集成電路<b class='flag-5'>工藝</b>中的<b class='flag-5'>金屬</b>介紹

    VirtualLab:系統建模分析

    ,系統建模分析器。本文檔介紹該工具的使用方法。 系統建模分析器 如何運行建模分析器 系統
    發表于 01-14 09:45

    后段刻蝕工藝(BEOL ETCH)詳解

    后段刻蝕工藝(Back-End of Line ETCH,簡稱BEOL ETCH)作為集成電路制造的重要環節,其復雜性與重要性毋庸置疑。 ? ? 什么是BEOL ETCH BEOL是指從金屬互連開始
    的頭像 發表于 12-31 09:44 ?953次閱讀

    VirtualLab:系統建模分析

    ,系統建模分析器。本文檔介紹該工具的使用方法。 系統建模分析器 如何運行建模分析器 系統
    發表于 12-19 12:36

    大馬士革銅互連工藝詳解

    芯片制造可分為前段(FEOL)晶體管制造和后段(BEOL)金屬互連制造。后段工藝是制備導線將前段制造出的各個元器件串連起來連接各晶體管,并分配時鐘和其他信號,也為各種電子系統組件提供電
    的頭像 發表于 12-04 14:10 ?5195次閱讀
    大馬士革銅互連<b class='flag-5'>工藝</b>詳解

    金屬方塊電阻的測試條件

    )方塊電阻、第四層金屬(M4)方塊電阻和第五層金屬(M5)方塊電阻(也稱頂層金屬)。這節內容僅僅以后段AI 制程
    的頭像 發表于 12-03 09:46 ?653次閱讀
    <b class='flag-5'>金屬</b>方塊電阻的測試條件

    頂層金屬AI工藝的制造流程

    頂層金屬 AI工藝是指形成頂層金屬 AI 互連線。因為 Cu很容易在空氣中氧化,形成疏松的氧化銅,而且不會形成保護層防止銅進一步氧化,另外,Cu 是軟金屬,不能作綁定的
    的頭像 發表于 11-25 15:50 ?932次閱讀
    頂層<b class='flag-5'>金屬</b>AI<b class='flag-5'>工藝</b>的制造流程

    頂層金屬工藝是指什么

    頂層金屬工藝是指形成最后一層金屬互連線,頂層金屬互連線的目的是實現把第二層金屬連接起來。頂層金屬需要作為電源走線,連接很長的距離,需要比較低
    的頭像 發表于 10-29 14:09 ?721次閱讀
    頂層<b class='flag-5'>金屬工藝</b>是指什么

    金屬層2工藝是什么

    金屬層2(M2)工藝金屬層1工藝類似。金屬層2工藝是指形成第二層
    的頭像 發表于 10-24 16:02 ?702次閱讀
    <b class='flag-5'>金屬</b>層2<b class='flag-5'>工藝</b>是什么

    BiCMOS工藝制程技術簡介

    按照基本工藝制程技術的類型,BiCMOS 工藝制程技術又可以分為以 CMOS 工藝制程技術為基礎
    的頭像 發表于 07-23 10:45 ?3001次閱讀
    BiCMOS<b class='flag-5'>工藝</b><b class='flag-5'>制程</b>技術簡介

    HV-CMOS工藝制程技術簡介

    BCD 工藝制程技術只適合某些對功率器件尤其是BJT 或大電流 DMOS 器件要求比較高的IC產品。BCD 工藝制程技術的工藝步驟中包含大量
    的頭像 發表于 07-22 09:40 ?4641次閱讀
    HV-CMOS<b class='flag-5'>工藝</b><b class='flag-5'>制程</b>技術簡介

    BCD工藝制程技術簡介

    1986年,意法半導體(ST)公司率先研制成功BCD工藝制程技術。BCD工藝制程技術就是把BJT,CMOS和DMOS器件同時制作在同一芯片上。BCD
    的頭像 發表于 07-19 10:32 ?4734次閱讀
    BCD<b class='flag-5'>工藝</b><b class='flag-5'>制程</b>技術簡介

    PMOS工藝制程技術簡介

    PMOS(Positive channel Metal Oxide Semiconductor,P 溝道金屬氧化物半導體)工藝制程技術是最早出現的MOS 工藝
    的頭像 發表于 07-18 11:31 ?3542次閱讀
    PMOS<b class='flag-5'>工藝</b><b class='flag-5'>制程</b>技術簡介

    cad如何進行三維建模

    三維建模是計算機輔助設計(CAD)中的一項重要技術,它可以幫助設計師在計算機上創建和編輯三維模型。本文將介紹如何使用CAD軟件進行三維建模,包括建模的基本步驟、
    的頭像 發表于 07-09 10:23 ?1982次閱讀