女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何可靠、快速、自動(dòng)地驗(yàn)證處理器硬件

阿卡思微電子 ? 來(lái)源:阿卡思微電子 ? 2023-11-16 12:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

你是否會(huì)遇到以下問(wèn)題:bug可能比較微妙,不直觀,無(wú)法手動(dòng)推斷;或者在被觀察到之前就被激活很久了,傳統(tǒng)的模擬設(shè)計(jì)需要花很長(zhǎng)時(shí)間自動(dòng);驗(yàn)證工作量隨著設(shè)計(jì)復(fù)雜性的增加而增加,人工推理和手動(dòng)編寫(xiě)屬性不再可行,等等。目前驗(yàn)證CPU的主流方法,如HW Testbench,

Universal Verification Methodology (UVM),

SW Testbench, Property Checking,

這些現(xiàn)有方法具有范圍受限、仿真較慢、long bug traces、需要手動(dòng)編寫(xiě)test的特點(diǎn)。

那么,如何可靠、快速、自動(dòng)地驗(yàn)證處理器硬件,并且生成bug trace?

NO.1

形式化驗(yàn)證的開(kāi)展基于形式化規(guī)范和自動(dòng)推理。其中形式化規(guī)范是指通過(guò)形式化語(yǔ)言將DUV和待證明的屬性建模成形式化模型,自動(dòng)推理是指通過(guò)嚴(yán)格的數(shù)學(xué)方法來(lái)推導(dǎo)DUV和待證明屬性規(guī)范之間的邏輯關(guān)系,通常是證明DUV的形式化模型能滿(mǎn)足所有形式化屬性規(guī)范。

形式化驗(yàn)證的基本步驟:

系統(tǒng)建模:把系統(tǒng)轉(zhuǎn)換為能被模型檢測(cè)工具所接受的形式。這是模型檢測(cè)的首要步驟,構(gòu)建系統(tǒng)模型時(shí)為了提高驗(yàn)證過(guò)程的效率及可行性需要將和要驗(yàn)證的屬性無(wú)關(guān)的細(xì)節(jié)抽象掉,僅保留與此相關(guān)的細(xì)節(jié),這是一個(gè)比較簡(jiǎn)單但通常會(huì)比較繁瑣的過(guò)程。

形式化規(guī)范:在對(duì)模型進(jìn)行驗(yàn)證之前以邏輯公式的形式給出待驗(yàn)證的屬性。命題時(shí)態(tài)邏輯能夠表達(dá)出系統(tǒng)的行為如何隨著時(shí)間而發(fā)生變化,因而通常被用來(lái)描述規(guī)范。一條規(guī)范只是描述了系統(tǒng)某一個(gè)屬性,一組規(guī)范是否覆蓋了系統(tǒng)需要滿(mǎn)足的所有屬性一直是個(gè)開(kāi)放問(wèn)題。規(guī)范開(kāi)發(fā)的人力投入也是長(zhǎng)期困擾形式驗(yàn)證的問(wèn)題。

形式化驗(yàn)證:模型檢測(cè)工具對(duì)輸入的模型的狀態(tài)空間進(jìn)行搜索來(lái)確定輸入的規(guī)范是否為真,為真表示模型滿(mǎn)足規(guī)范;為假則表示模型不滿(mǎn)足規(guī)范,此時(shí)會(huì)給出一個(gè)反例來(lái)說(shuō)明規(guī)范為假的原因。

NO.2

QED(快速錯(cuò)誤檢測(cè))是一種識(shí)別錯(cuò)誤的方法(主要在處理器中,但也可用于其他組件),它將一組原始測(cè)試轉(zhuǎn)換為QED檢查。這涉及到將寄存器文件分成兩部分,其中一半用于原始指令,另一半用于重復(fù)的指令序列,原始序列和復(fù)制序列都以相同的順序執(zhí)行相同的指令,但它們是交錯(cuò)的,在原始指令序列和復(fù)制指令序列完成后,寄存器文件的兩部分應(yīng)該匹配。

根據(jù)經(jīng)驗(yàn),與傳統(tǒng)技術(shù)相比,這種方法可以將bug trace的長(zhǎng)度減少多達(dá)6個(gè)數(shù)量級(jí)。

Bounded Model Checking(BMC)用于驗(yàn)證有限狀態(tài)模型的正確性。它通過(guò)遍歷有限長(zhǎng)度的路徑來(lái)檢查模型是否滿(mǎn)足給定的性質(zhì)。

SQED基于BMC進(jìn)行符號(hào)運(yùn)算搜索所有指令序列組合。這為我們提供了一種無(wú)需編寫(xiě)測(cè)試就可以驗(yàn)證處理器的方法,也不需要提供任何手寫(xiě)屬性,只依賴(lài)于SQED檢查。是對(duì)傳統(tǒng)的形式驗(yàn)證方法的突破。

NO.3

基于SQED的指令集形式驗(yàn)證具有如下特點(diǎn)

全自動(dòng)驗(yàn)證:Symbolic Instructions + Self-Consistency Checking,不需要開(kāi)發(fā)屬性集。

高覆蓋率:BMC工具搜索給定深度的所有指令序列。

最簡(jiǎn)bug復(fù)現(xiàn):BMC工具自動(dòng)生成從復(fù)位狀態(tài)到bug site的最短路徑。

借助AveMC高性能形式驗(yàn)證平臺(tái),AveMC/SQED組合為芯片設(shè)計(jì)指令集驗(yàn)證提供了全新的驗(yàn)證解決方案。

NO.4

AveMC在開(kāi)源RISC-V上的SQED驗(yàn)證過(guò)程: 給定RISC-V核的RTL實(shí)現(xiàn)和ISA SPEC,從ISA SPEC中自動(dòng)解析生成QED Module(一個(gè)新的RTL),將原有的RISC-V核和QED Module連接起來(lái)。這里AveMC就可以直接進(jìn)行驗(yàn)證了。

4b6fc474-8433-11ee-939d-92fbcf53809c.png

指令集形式驗(yàn)證是芯片設(shè)計(jì)驗(yàn)證中的新興方向,在RISCV和AI/ML硬件加速芯片的驗(yàn)證中得到越來(lái)越廣泛的應(yīng)用。SQED是指令集形式驗(yàn)證領(lǐng)域的新興工具,它通過(guò)完全自測(cè)試的特性解決了驗(yàn)證屬性開(kāi)發(fā)的低效和覆蓋率問(wèn)題。在上海阿卡思微電子技術(shù)有限公司形式驗(yàn)證平臺(tái)AveMC上,SQED得到了成功的實(shí)現(xiàn)。與開(kāi)源形式驗(yàn)證工具相比,AveMC/SQED不僅提升了驗(yàn)證速度,還能發(fā)現(xiàn)其他工具無(wú)法發(fā)現(xiàn)的bug。

上海阿卡思微電子技術(shù)有限公司由硅谷回國(guó)的資深電子設(shè)計(jì)自動(dòng)化(EDA)專(zhuān)家于2020年在上海張江高科技園區(qū)設(shè)立,旗下子公司成都奧卡思微電科技有限公司于2018年在成都高新區(qū)創(chuàng)立,公司聚集國(guó)際知名EDA公司和芯片設(shè)計(jì)公司具有多年研發(fā)經(jīng)驗(yàn)的尖端人才,基于形式化方法為邏輯芯片設(shè)計(jì)和工控軟件等提供驗(yàn)證工具及咨詢(xún)服務(wù),憑借在形式化方法領(lǐng)域深厚的技術(shù)積累及深入的產(chǎn)品實(shí)踐,公司已推出系列商用性能優(yōu)異的驗(yàn)證工具,服務(wù)于復(fù)雜芯片設(shè)計(jì)及通用設(shè)計(jì)流程,獲得多個(gè)標(biāo)桿客戶(hù)的采購(gòu)使用。在研產(chǎn)品及應(yīng)用包括高階等價(jià)驗(yàn)證、功能安全等,覆蓋數(shù)字信息、智能硬件、航空航天、人工智能等行業(yè)需求。公司將最新的EDA技術(shù)與本土用戶(hù)需求相結(jié)合,服務(wù)于中國(guó)集成電路自主可控設(shè)計(jì);將產(chǎn)品開(kāi)發(fā)與數(shù)字產(chǎn)業(yè)趨勢(shì)相結(jié)合,服務(wù)于中國(guó)技術(shù)創(chuàng)新與技術(shù)趕超;將技術(shù)推廣與產(chǎn)品優(yōu)化相結(jié)合,服務(wù)于海內(nèi)外需求市場(chǎng)。致力于成為國(guó)內(nèi)領(lǐng)先的形式化技術(shù)開(kāi)發(fā)與服務(wù)商。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11080

    瀏覽量

    217090
  • 芯片設(shè)計(jì)
    +關(guān)注

    關(guān)注

    15

    文章

    1087

    瀏覽量

    55656
  • 指令集
    +關(guān)注

    關(guān)注

    0

    文章

    228

    瀏覽量

    23814
  • RISC-V
    +關(guān)注

    關(guān)注

    46

    文章

    2572

    瀏覽量

    48830

原文標(biāo)題:基于AveMC/SQED的RISC-V指令集驗(yàn)證,芯片設(shè)計(jì)驗(yàn)證領(lǐng)域的一個(gè)新興方向

文章出處:【微信號(hào):gh_ca7d2d1f4371,微信公眾號(hào):阿卡思微電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    驗(yàn)證RISC-V處理器的安全性

    驗(yàn)證處理器的安全性已成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)中必不可少的步驟。用戶(hù)希望確保他們的消費(fèi)類(lèi)設(shè)備不會(huì)被黑客入侵,并且他們的個(gè)人和財(cái)務(wù)數(shù)據(jù)在云中是安全的。有效的安全驗(yàn)證涉及處理器
    的頭像 發(fā)表于 03-16 10:47 ?1w次閱讀
    <b class='flag-5'>驗(yàn)證</b>RISC-V<b class='flag-5'>處理器</b>的安全性

    面向多核處理器的低級(jí)并行程序驗(yàn)證

    面向多核處理器的低級(jí)并行程序驗(yàn)證要 隨著多核處理器的廣泛使用以及人們對(duì)軟件提出了更高的可靠性要求,多核并行程序驗(yàn)證的重要性日益凸顯。本文提出
    發(fā)表于 10-06 09:56

    基于處理器硬件系統(tǒng)的電機(jī)控制設(shè)計(jì)實(shí)驗(yàn)室

    BeInMotion,BeMicro SDK電機(jī)控制設(shè)計(jì)實(shí)驗(yàn)室。您將構(gòu)建基于處理器硬件系統(tǒng)并在其上運(yùn)行軟件。您將看到使用Qsys和Nios II EDS構(gòu)建電機(jī)控制系統(tǒng)以快速簡(jiǎn)便地配置和集成預(yù)先
    發(fā)表于 05-19 09:30

    電腦的處理器可以更改嗎?處理器硬件嗎?

    電腦的處理器可以更改嗎?處理器硬件嗎?還是芯片?
    發(fā)表于 03-15 10:26

    基于驗(yàn)證庫(kù)的微處理器指令集驗(yàn)證方法

    指令集作為微處理器軟件和硬件的分界線在計(jì)算機(jī)體系結(jié)構(gòu)中占有重要地位。測(cè)試程序自動(dòng)生成(RTPG)是微處理器指令集驗(yàn)證的主要方法之一。該文比較
    發(fā)表于 03-28 10:01 ?8次下載

    Tensilica如何驗(yàn)證處理器核心

    Tensilica 如何驗(yàn)證處理器核心Tensilica 公司供稿由于半導(dǎo)體廠商不斷地將摩爾定律往前推進(jìn),系統(tǒng)單芯片(SoC)設(shè)計(jì)正陷入混亂的驗(yàn)證泥潭。驗(yàn)證工作在百萬(wàn)門(mén)SoC 設(shè)計(jì)中所
    發(fā)表于 12-19 08:26 ?10次下載

    通用處理器設(shè)計(jì)中硬件仿真驗(yàn)證

    基于動(dòng)態(tài)的RTL仿真依然是驗(yàn)證超大規(guī)模集成電路的主要方法 在使用動(dòng)態(tài)仿真方法對(duì)通用微處理器這樣大規(guī)模的設(shè)計(jì)進(jìn)行功能驗(yàn)證時(shí)仿真速度成為了瓶頸#通常的解決方案是使用:.? 進(jìn)行硬
    發(fā)表于 06-28 17:09 ?40次下載
    通用<b class='flag-5'>處理器</b>設(shè)計(jì)中<b class='flag-5'>硬件</b>仿真<b class='flag-5'>驗(yàn)證</b>

    基于OVM的32位微處理器驗(yàn)證吳勇昊

    基于OVM的32位微處理器驗(yàn)證_吳勇昊
    發(fā)表于 03-17 08:00 ?3次下載

    Stellaris處理器硬件設(shè)計(jì)參考

    Stellaris處理器硬件設(shè)計(jì)參考
    發(fā)表于 10-13 09:09 ?6次下載

    基于面向i.MX應(yīng)用處理器可靠架構(gòu)

    基于面向i.MX應(yīng)用處理器可靠架構(gòu)
    發(fā)表于 10-31 14:07 ?7次下載
    基于面向i.MX應(yīng)用<b class='flag-5'>處理器</b>的<b class='flag-5'>可靠</b>架構(gòu)

    快速開(kāi)發(fā)基于Blackfin處理器的視頻應(yīng)用

    快速開(kāi)發(fā)基于Blackfin處理器的視頻應(yīng)用: 如何利用享有全面技術(shù)支持的硬件和軟件模塊,快速開(kāi)發(fā)能夠在Blackfin處理器上運(yùn)行的視頻應(yīng)
    的頭像 發(fā)表于 06-06 04:45 ?3748次閱讀

    英特爾至強(qiáng)處理器和Xeon Phi協(xié)處理器集群的性能驗(yàn)證

    性能驗(yàn)證-ON-Intel的Xeon的處理器和Xeon的PHI-協(xié)處理器
    的頭像 發(fā)表于 11-07 06:36 ?4277次閱讀

    關(guān)于RISC-V 處理器驗(yàn)證的問(wèn)題

    處理器驗(yàn)證是一個(gè)全新的領(lǐng)域。我們知道 Arm 和 Intel 對(duì)處理器質(zhì)量的期望設(shè)置了很高的標(biāo)準(zhǔn)。在 RISC-V 中,我們必須嘗試并遵循這一點(diǎn)。
    發(fā)表于 03-22 15:19 ?799次閱讀

    基于形式驗(yàn)證的高效RISC-V處理器驗(yàn)證方法

    隨著RISC-V處理器快速發(fā)展,如何保證其正確性成為了一個(gè)重要的問(wèn)題。傳統(tǒng)的測(cè)試方法只能覆蓋一部分錯(cuò)誤情況,而且無(wú)法完全保證處理器的正確性。因此,基于形式驗(yàn)證的方法成為了一個(gè)非常有前
    的頭像 發(fā)表于 06-02 10:35 ?1710次閱讀

    利用先進(jìn)形式驗(yàn)證工具來(lái)高效完成RISC-V處理器驗(yàn)證

    在本文中,我們將以西門(mén)子EDA處理器驗(yàn)證應(yīng)用程序?yàn)槔Y(jié)合Codasip L31這款廣受歡迎的RISC-V處理器IP提供的特性,來(lái)介紹一種利用先進(jìn)的EDA工具,在實(shí)際設(shè)計(jì)工作中對(duì)處理器
    的頭像 發(fā)表于 07-10 10:28 ?819次閱讀
    利用先進(jìn)形式<b class='flag-5'>驗(yàn)證</b>工具來(lái)高效完成RISC-V<b class='flag-5'>處理器</b><b class='flag-5'>驗(yàn)證</b>