女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用兩個(gè)SN74181芯片級(jí)聯(lián)實(shí)現(xiàn)8位ALU

CHANBAEK ? 來(lái)源:數(shù)殼智學(xué) ? 作者: 赤靈 ? 2023-10-31 10:24 ? 次閱讀

”前面的文章介紹邏輯算術(shù)運(yùn)算芯片(SN74181)實(shí)現(xiàn)4位的邏輯和算術(shù)運(yùn)算,用兩個(gè)芯片級(jí)連實(shí)現(xiàn)8位運(yùn)算。目標(biāo)是逐步實(shí)現(xiàn)一個(gè)簡(jiǎn)單的8位CPU的芯片邏輯”

01實(shí)驗(yàn)內(nèi)容

1.1 實(shí)驗(yàn)內(nèi)容

研究邏輯算術(shù)芯片SN74181的進(jìn)位原理,用兩個(gè)芯片級(jí)連實(shí)現(xiàn)8位的ALU(algorithm logic unit / 計(jì)算邏輯單元)。希望從現(xiàn)在開(kāi)始能夠逐步實(shí)現(xiàn)一個(gè)最最簡(jiǎn)單的8位CPU邏輯,具有8位的ALU是第一步。

1.2 知識(shí)點(diǎn)

計(jì)算機(jī)能夠進(jìn)行復(fù)雜的計(jì)算,其核心就是基本的邏輯運(yùn)算(與、或、非等)和算術(shù)計(jì)算(加法等)。

02實(shí)驗(yàn)準(zhǔn)備

2.1 實(shí)驗(yàn)器材

要完成本次實(shí)驗(yàn),我們需要如下的元器件

  • 2個(gè)SN74181芯片
  • 8個(gè)數(shù)碼管
  • 面包板(可選,沒(méi)有面包板,需要把元器件直接連接,容易出問(wèn)題)
  • 樹(shù)莓派GPIO擴(kuò)展組件(可選,建議選擇)

2.2 元器件解釋

SN74181芯片:

接前一篇,級(jí)聯(lián)的關(guān)鍵

2.3 芯片級(jí)聯(lián)的工作原理

關(guān)鍵是將低4位芯片的Cn+4針腳連接高4位芯片的Cn針腳(如圖2),觀察SN7481芯片的邏輯(如圖1),低4位的Cn+4輸出作為高4位芯片的Cn輸入

低4位芯片設(shè)置M=H Cn=H進(jìn)行算術(shù)運(yùn)算,當(dāng)無(wú)需進(jìn)位時(shí)Cn+4 = H,則高4位芯片進(jìn)行如圖1的“Cn=H"的操作。當(dāng)?shù)?位計(jì)算之后需要進(jìn)位的時(shí)候,Cn+4 = L,則高4位芯片進(jìn)行如圖1的“Cn=L”的操作,實(shí)現(xiàn)高4位+1操作。如此完成8位的算術(shù)運(yùn)算。

圖片

圖1 SN74181芯片運(yùn)算邏輯圖

03實(shí)驗(yàn)過(guò)程

3.1 接線(xiàn)

圖片

圖2 SN74181芯片級(jí)聯(lián)成8位ALU電路圖

說(shuō)明:

1、通過(guò)開(kāi)關(guān)選擇兩種模式可以測(cè)試芯片,開(kāi)關(guān)全部置4,由樹(shù)莓派GPIO控制針腳電壓;開(kāi)關(guān)置2表示給連接針腳高電壓;開(kāi)關(guān)置3表示給連接針腳低電壓

2、圖中紅色線(xiàn)為關(guān)鍵的連接線(xiàn)

3、請(qǐng)按照上圖進(jìn)行實(shí)際的連線(xiàn),樹(shù)莓派代碼也按照上圖針腳設(shè)置

3.2 實(shí)驗(yàn)步驟

3.3 實(shí)驗(yàn)代碼

04實(shí)驗(yàn)展示

演示程序采用樹(shù)莓派編程的方式控制輸入,采用8位數(shù)碼管作為輸出;

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52192

    瀏覽量

    436232
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11037

    瀏覽量

    216007
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7630

    瀏覽量

    90185
  • ALU
    ALU
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    13279
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    兩個(gè)4加法器級(jí)聯(lián)構(gòu)成一個(gè)8加法器 verilog怎么寫(xiě)啊?!!

    小弟是初學(xué)者,剛把verilog基本語(yǔ)法看完,只會(huì)寫(xiě)簡(jiǎn)單的四或者八的加法器,但是兩個(gè)4加法器級(jí)聯(lián)構(gòu)成一
    發(fā)表于 12-03 11:51

    使用Robei利用verilog語(yǔ)言做ALU設(shè)計(jì)

    測(cè)試引腳連接6)自己設(shè)計(jì)測(cè)試激勵(lì)代碼,并仿真查看結(jié)果。 圖2-4-13 32ALU仿真波形5.問(wèn)題與思考1.不要使用8ALU
    發(fā)表于 04-13 15:03

    8alu設(shè)計(jì)

    基本要求:設(shè)計(jì)一個(gè)掛在總線(xiàn)上的8ALU,具有加、減、與、或等功能,要求對(duì)運(yùn)算后的數(shù)據(jù)能在數(shù)碼管上面正確顯示。在完成基本要求的基礎(chǔ)上,可進(jìn)一步增加功能、提高性能,如增加乘法功能。
    發(fā)表于 06-13 10:55

    片4通道AD芯片如何級(jí)聯(lián)實(shí)現(xiàn)8通道的模擬信號(hào)采集

    設(shè)計(jì)一電子電路,需要采集8路模擬信號(hào),現(xiàn)手上有片AD轉(zhuǎn)換芯片CH340T,其為4通道能同時(shí)采集4路,如何在電路原理圖上級(jí)聯(lián)實(shí)現(xiàn)
    發(fā)表于 08-11 08:28

    am335x evm外接兩個(gè)8的nand flash

    各位高手,大家好: ? ? ?我用的是am335x evm板子的內(nèi)核源碼,我現(xiàn)在自己做了一塊板,想外接兩個(gè)8的nand flash芯片,原理圖如下: ,現(xiàn)在CS0控制的第一塊
    發(fā)表于 06-21 16:11

    使用Robei利用verilog語(yǔ)言做ALU設(shè)計(jì)

    波形5.問(wèn)題與思考1.不要使用8ALU級(jí)聯(lián)的方式,直接用Verilog在Robei(微信公眾號(hào))中實(shí)現(xiàn)
    發(fā)表于 08-08 11:08

    請(qǐng)問(wèn)這兩個(gè)級(jí)聯(lián)有什么功能可以實(shí)現(xiàn)放大和濾波

    有沒(méi)有大神能幫我看看這兩個(gè)級(jí)聯(lián),有什么功能比如如何實(shí)現(xiàn)的放大和濾波的,謝謝大家
    發(fā)表于 02-26 03:29

    如何利用兩個(gè)74HC595實(shí)現(xiàn)個(gè)引腳實(shí)現(xiàn)數(shù)據(jù)的傳送

    74HC595驅(qū)動(dòng)8段選數(shù)碼管利用兩個(gè)74HC595實(shí)現(xiàn)個(gè)引腳實(shí)現(xiàn)數(shù)據(jù)的傳送以下是595各引
    發(fā)表于 12-07 06:57

    FPGA實(shí)現(xiàn)32ALU軟核設(shè)計(jì)

    ALU采取層次化設(shè)計(jì)方法,由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成,能實(shí)現(xiàn)32有符號(hào)數(shù)和無(wú)符號(hào)數(shù)的加減乘除運(yùn)算,另外還能實(shí)現(xiàn)9種邏輯運(yùn)算、6種移位運(yùn)算以
    發(fā)表于 02-09 15:24 ?80次下載
    FPGA<b class='flag-5'>實(shí)現(xiàn)</b>32<b class='flag-5'>位</b><b class='flag-5'>ALU</b>軟核設(shè)計(jì)

    兩個(gè)74ls164怎么連?74ls164聯(lián)級(jí)應(yīng)用電路

    本文主要介紹了兩個(gè)74ls164怎么連?74ls164聯(lián)級(jí)應(yīng)用電路。串口工作于方式0時(shí),其功能為8移位寄存器,相當(dāng)于I/0口的擴(kuò)展,再連接74LS164芯片既可
    發(fā)表于 05-08 17:23 ?1.9w次閱讀
    <b class='flag-5'>兩個(gè)</b>74ls164怎么連?74ls164聯(lián)級(jí)應(yīng)用電路

    兩個(gè)74LS192級(jí)聯(lián)構(gòu)成兩位十進(jìn)制計(jì)數(shù)器

    本文主要介紹了兩個(gè)74LS192級(jí)聯(lián)構(gòu)成兩位十進(jìn)制計(jì)數(shù)器。以兩個(gè)74LS192級(jí)聯(lián)構(gòu)成兩位十進(jìn)制
    發(fā)表于 05-09 09:52 ?6.4w次閱讀
    <b class='flag-5'>兩個(gè)</b>74LS192<b class='flag-5'>級(jí)聯(lián)</b>構(gòu)成<b class='flag-5'>兩位</b>十進(jìn)制計(jì)數(shù)器

    兩個(gè)74HC595D驅(qū)動(dòng)芯片控制三數(shù)碼管顯示

    兩個(gè)74HC595D驅(qū)動(dòng)芯片控制三數(shù)碼管顯示概述一.數(shù)碼管引腳及使用概述1.1數(shù)碼管顯示方式2.3數(shù)碼管3.3
    發(fā)表于 11-24 09:51 ?54次下載
    <b class='flag-5'>兩個(gè)</b>74HC595D驅(qū)動(dòng)<b class='flag-5'>芯片</b>控制三<b class='flag-5'>位</b>數(shù)碼管顯示

    2ALU電路的工作原理解析

    個(gè)簡(jiǎn)單的2ALU電路,該電路使用逆變器,AND,OR門(mén),Ex-OR門(mén)和多路復(fù)用器。它需要兩個(gè)輸入
    的頭像 發(fā)表于 05-12 17:27 ?3060次閱讀
    2<b class='flag-5'>位</b><b class='flag-5'>ALU</b>電路的工作原理解析

    用VHDL語(yǔ)言創(chuàng)建一個(gè)8算術(shù)邏輯單元(ALU)

    在這個(gè)項(xiàng)目中,我們用 VHDL 語(yǔ)言創(chuàng)建一個(gè) 8 算術(shù)邏輯單元 (ALU),并在連接到帶有輸入開(kāi)關(guān)和 LED 顯示屏的定制 PCB 的 Altera CPLD 開(kāi)發(fā)板上運(yùn)行。
    的頭像 發(fā)表于 10-24 17:05 ?2624次閱讀
    用VHDL語(yǔ)言創(chuàng)建一<b class='flag-5'>個(gè)</b><b class='flag-5'>8</b><b class='flag-5'>位</b>算術(shù)邏輯單元(<b class='flag-5'>ALU</b>)

    8通用總線(xiàn)收發(fā)器和兩個(gè)帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1總線(xiàn)收發(fā)器SN74VMEH22501A-EP數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《8通用總線(xiàn)收發(fā)器和兩個(gè)帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1總線(xiàn)收發(fā)器SN74VMEH22501A-EP數(shù)據(jù)表.
    發(fā)表于 05-24 09:10 ?0次下載
    <b class='flag-5'>8</b><b class='flag-5'>位</b>通用總線(xiàn)收發(fā)器和<b class='flag-5'>兩個(gè)</b>帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1<b class='flag-5'>位</b>總線(xiàn)收發(fā)器<b class='flag-5'>SN</b>74VMEH22501A-EP數(shù)據(jù)表