女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何判定雜散來源?

analog_devices ? 來源:未知 ? 2023-08-21 18:20 ? 次閱讀

直接數據頻率合成器(DDS)因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外,多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲,比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的 有限相位和幅度分辨率造成的結果。

其他雜散源與集成DAC相關——DAC的采樣輸出產生基波和相關諧波的鏡像頻率。另外,因DAC非理想的開關屬性可能導致低階諧波的功率水平升高。最后一種雜散源是在系統時鐘頻率的基波與任何內部分諧波時鐘(例如,ADI直接數字頻率合成器提供的SYNC_CLK)之間產生的混頻產物。

上述雜散噪聲的全部已知來源都可根據相對于DDS/DAC輸出處基波信號的頻率偏移進行預測。以下內容旨在幫助您確定DDS輸出信號頻譜中的雜散源。如果通過改變DDS頻率調諧字使雜散與DDS/DAC相關,則并不難確定雜散源。這是因為改變調諧字時,上述所有雜散噪聲的頻率偏移均隨基波變化。

如何確定DDS輸出信號頻譜中的雜散源例如,24 MHz基波有一個72 MHz的三階諧波。如果DDS系統時鐘為100 MHz,則三階諧波與系統時鐘的產物會折回到至28 MHz,與基波僅偏移4 MHz。如果基波增加10 KHz至24.010 MHz,則新的后疊積將偏移基波3.97MHz,這是可以提前預測的。 如果無論頻率調諧字如何變化,雜散相對基波的頻率偏移均保持不變,則DDS/DAC不是雜散源。相反,如果雜散相對基波的頻率偏移隨DDS調諧改變而變化,則DDS/DAC很可能是雜散源。通過確保頻率調諧字變化包括頻率調諧字的截斷部分和未截斷部分,可為發現雜散源帶來方便。截斷部分一般為調諧字的14位至19位(MSB)。

當DDS頻率調諧字發生變化時,相對基波(載波)的頻率偏移不發生改變的雜散一般分為兩類:

  • 要么以某種方式耦合至DDS電源;
  • 要么是驅動DDS的參考時鐘源上的一個元件。

注意,如果DDS的內部參考時鐘乘法器(PLL)被啟用,則DDS輸出同樣存在相對于基波的固定邊帶雜散,其頻率偏移等于參考時鐘頻率。

參考時鐘源雜散

圖1所示為DDS的500 MHz參考時鐘,由一個100 KHz音實現10%的AM調制。該參考時鐘源是一款Rohde andSchwartz具有調制功能的SMA信號發生器。圖1中的灰色線為無調制條件下的參考時鐘。

067b4576-400b-11ee-ac96-dac502259ad0.jpg

圖1. DDS的500 MHz參考時鐘

(由一個100 kHz音(藍色線)實現10%的AM調制)

圖2中,同一100 KHz音以完全相同的頻率偏移傳輸到DDS/DAC輸出,不受調諧字頻率影響。圖2中的頻率調諧字表現出四個相互疊加的不同DDS載波。注意,在全部四個載波改變時,參考時鐘雜散的頻率偏移保持不變;但該雜散的幅度以20 log(x)為單位發生變化,其中,x為參考時鐘頻率與DDS載波頻率之比。

068cfbc2-400b-11ee-ac96-dac502259ad0.jpg

圖2. 四個DDS輸出載波表現出100 kHz雜散產生的效應,該雜散對DDS的參考時鐘(500 MHz)進行AM調制

開關電源雜散

圖3和圖4展示了DDS電源上的雜散(如開關電源)與DDS輸出之間的關系。注意,如前所述,在相對于相同的載波變化時,它們也保持相同的固定頻率偏移。

06a6f5b8-400b-11ee-ac96-dac502259ad0.jpg

圖3. 四個DDS輸出載波表現出150 kHz雜散產生的效應,該雜散對DDS的電源進行AM調制

圖4為DDS電源的實際時域,其中,一個150 kHz調制音施加于DDS電源之上,以仿真電源開關雜散。

06c0987e-400b-11ee-ac96-dac502259ad0.png

圖4. 150 kHz音(16 mV p-p)通過一個函數發生器施加于DDS電源之

DDS參考時鐘或電源(一般為AVDD)上的雜散會對DDS輸出產生一定的影響。結果,當載波變化時,以載波為中心的邊帶將保持不變。因此,調諧字發生變化時,如果在DAC/DDS輸出中觀察到固定雜散,則應檢查參考時鐘源和DDS電源中是否存在雜散。

06dfe940-400b-11ee-ac96-dac502259ad0.gif ? ?查看往期內容↓↓↓


原文標題:如何判定雜散來源?

文章出處:【微信公眾號:亞德諾半導體】歡迎添加關注!文章轉載請注明出處。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 亞德諾
    +關注

    關注

    6

    文章

    4680

    瀏覽量

    16238

原文標題:如何判定雜散來源?

文章出處:【微信號:analog_devices,微信公眾號:analog_devices】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    IGBT功率模塊動態測試中夾具散電感的影響

    在IGBT功率模塊的動態測試中,夾具的散電感(Stray Inductance,Lσ)是影響測試結果準確性的核心因素。散電感由測試夾具的layout、材料及連接方式引入,會導致開關波形畸變、電壓尖峰升高及損耗測量偏差。
    的頭像 發表于 06-04 15:07 ?323次閱讀
    IGBT功率模塊動態測試中夾具<b class='flag-5'>雜</b>散電感的影響

    stm32G474的flash模式如何判定

    是2k. 手冊判定依據:讀取flash option register,其中BFB2位是0,表示是單bank模式。 而我這邊不管是打印出寄存器狀態值,還是用cube工具讀出來,都是BFB2為0
    發表于 03-12 08:18

    高速信號如何判定?常見的高速信號有哪些?

    隨著信息技術的飛速發展,高速信號在互聯網傳輸、計算機內部通信、移動通信及衛星通信等領域中廣泛應用。那么,如何判定一個信號是否為高速信號呢?,常見的高速信號類型有哪些呢? 高速信號判定方法 1.一般
    的頭像 發表于 02-11 15:14 ?467次閱讀
    高速信號如何<b class='flag-5'>判定</b>?常見的高速信號有哪些?

    ADS5407散較差的原因?

    的SFDR(無散動態范圍)比較差,只有40~50dbc,而官方手冊上描述的SFDR在70dbc以上,我們做了以下措施: 修改了時鐘輸入端的匹配網絡,前期ADS5407時鐘輸入信號特別差,如下圖所示: 修改
    發表于 01-08 06:30

    邊帶散和開關散的含義是什么?會對電路造成什么影響?

    我在看ADC供電部分的時候,看到邊帶散和開關散這兩詞不知道它的含義。請問下大家它們的含義以及它們將會對電路造成什么影響? 謝謝大家了?。。。?!
    發表于 12-31 06:32

    DAC3482存在散怎么解決?

    當前DTRU產品中使用了DAC3482,故障率達到12%,從FPGA側IQ數據到達DAC3482,從3482出口處測量到的信號,發現近端存在散。具體見下圖所示。 另外做了如下實驗: 1、將
    發表于 12-16 06:23

    使用ADC12DJ3200做采樣系統時,發現SFDR受限于交織散,有什么方法降低Fs/2-Fin處的散?

    我在使用ADC12DJ3200做采樣系統時,發現SFDR受限于交織散,在開了前景校準和offset filtering后,Fs/4和Fs/2處的散明顯變小,但是Fs/2-Fin散仍然很大。請問有什么方法降低Fs/2-Fi
    發表于 12-13 15:14

    DAC39J82輸出信號在140MHz頻率存在散怎么解決?

    在使用DAC39J82過程中我們發現DAC芯片在輸出是0—500M頻率信號時,在120MHZ以下沒有沒有散問題。在150M,200M,300M 頻率下也沒有散問題。但在140M有散,
    發表于 11-22 06:07

    LMX2594如何降低整數邊界散?

    我的參考頻率為80MHz,鑒相頻率為160MHz,現在散為80 的整數倍,是否為整數邊界散?如何降低整數邊界散?如何計算哪些點的整數邊界散高?哪些點的整數邊界
    發表于 11-11 08:02

    散有什么影響?散從哪里來?

    說到射頻的難點不得不提散,散也是射頻被稱為“玄學”的來源散也是學習射頻必經的一個難點。本篇文章就來講一下散。
    的頭像 發表于 11-05 09:59 ?3825次閱讀
    <b class='flag-5'>雜</b>散有什么影響?<b class='flag-5'>雜</b>散從哪里來?

    時鐘散對高速DAC性能的影響

    電子發燒友網站提供《時鐘散對高速DAC性能的影響.pdf》資料免費下載
    發表于 10-17 11:10 ?0次下載
    時鐘<b class='flag-5'>雜</b>散對高速DAC性能的影響

    什么是無散動態范圍 (SFDR)?為什么 SFDR 很重要?

    有多種不同的規格可用于表征電路線性度。SFDR 指標是一種常用的規范。該指標定義為所需信號幅度與感興趣帶寬內散的比率(圖 1)。 圖 1. 顯示 SFDR 指標的圖表。 對于 ADC,SFDR
    發表于 09-11 15:48

    如何判定電流互感器的極性

    判定電流互感器的極性是一個關鍵步驟,它對于確保電力系統的正常運行和準確性至關重要。電流互感器的極性決定了電流和電壓的方向關系,錯誤的極性連接可能導致測量錯誤、保護裝置誤動作等嚴重后果。以下將詳細闡述如何判定電流互感器的極性,包括常用的方法、步驟及注意事項。
    的頭像 發表于 09-09 16:54 ?4069次閱讀

    LMX2531整數散優化的案例分析

    電子發燒友網站提供《LMX2531整數散優化的案例分析.pdf》資料免費下載
    發表于 08-27 09:21 ?0次下載
    LMX2531整數<b class='flag-5'>雜</b>散優化的案例分析

    EMC測試及判定標準

    電子發燒友網站提供《EMC測試及判定標準.pdf》資料免費下載
    發表于 07-04 14:09 ?44次下載