女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

技術(shù)資訊 | 如何減少電子電路中的雜散電容

深圳(耀創(chuàng))電子科技有限公司 ? 2023-01-05 15:45 ? 次閱讀

-

本文要點(diǎn)

理解電路中的雜散電容

了解雜散電容如何影響電子電路。

探索減少電路中雜散電容的策略。

雜散電容就像被遺棄的寵物流浪在街道和巷子里一樣,它們潛伏在電路中。本文將了解電子電路中的雜散電容是如何產(chǎn)生的、如何影響電路的性能,以及如何在設(shè)計(jì)中減少雜散電容。

什么是雜散電容?

基礎(chǔ)電子學(xué)對(duì)電容的定義是:在具有不同電壓電位的兩個(gè)端點(diǎn)上積累的電荷的測(cè)量值。這也是電容器的制造原理。雜散電容是指電路或非電容性元件中出現(xiàn)了預(yù)期之外的電荷。

就像流浪的狗或貓一樣,雜散電容只是由于環(huán)境的原因而恰好出現(xiàn)在那里。在電路上制造雜散電容是很容易的。所需的只是兩個(gè)導(dǎo)電元件,它們?cè)诮^緣體上足夠封閉,因而表現(xiàn)得像一個(gè)電容器。

雜散電容就像是電路上存在著看不見的電容。

雜散電容可能存在于電感、晶體管二極管等元件上。即使是 PCB 上的兩個(gè)平行導(dǎo)體,也總會(huì)有一些雜散電容存在。我們也會(huì)在導(dǎo)體中發(fā)現(xiàn)相對(duì)于接地面的雜散電容。

在書面上,雜散電容用公式 C = Q/V 表示,用于測(cè)量微分電位上積累的電荷。在 PCB 設(shè)計(jì)中,我們會(huì)發(fā)現(xiàn)公式 C= ?A/D,體現(xiàn)了絕緣體的介電常數(shù)、面積和導(dǎo)體之間的距離與電容值的關(guān)系。

雜散電容是否會(huì)影響電路性能?

0a96b45a-8c2a-11ed-bcbd-dac502259ad0.png

大多數(shù)流浪的動(dòng)物通常沒有什么危害。雜散電容的影響則取決于頻率。如果在電路上放置一個(gè)電容器,在低頻下,電容器會(huì)造成開路。隨著頻率的增加,電容器會(huì)逐漸允許電流通過。

雜散電容的影響在高頻率下十分明顯。

因此,如果我們正在進(jìn)行低頻設(shè)計(jì),雜散電容并不會(huì)造成嚴(yán)重問題。例如,一個(gè)簡(jiǎn)單的 LED 閃光燈不會(huì)受到雜散電容的影響。當(dāng)設(shè)計(jì)涉及到高頻時(shí),問題會(huì)悄然而至,這可能會(huì)大大降低雜散電容的電抗。

在高頻率下,具有雜散電容的元件往往像短路或虛擬電阻一樣。雜散電容的影響是運(yùn)算放大器設(shè)計(jì)中一個(gè)難題,特別是在放大器的輸入和輸出之間。雜散電容創(chuàng)造了一個(gè)反饋路徑,會(huì)不準(zhǔn)確地增加增益和改變峰值頻率。

在傳輸線中,導(dǎo)體之間的雜散電容會(huì)導(dǎo)致傳輸損失。這意味著傳輸功率和信號(hào)質(zhì)量會(huì)下降。雜散電容也會(huì)在導(dǎo)體和相鄰的接地平面之間產(chǎn)生,這將導(dǎo)致高頻率下出現(xiàn)信號(hào)完整性問題。多余的電容也會(huì)造成串?dāng)_和 EMI 噪聲。

如何減少雜散電容?

0a96b45a-8c2a-11ed-bcbd-dac502259ad0.png

我們并非對(duì)雜散電容束手無策。雖然雜散電容不能完全消除,但有一些方法可以將電路中的雜散電容降到最低。

1. 讓導(dǎo)體彼此分開

無論是 PCB 上的走線還是并排放置的電纜,都可以通過增加它們之間的距離來減少雜散電容。電容與距離成反比,這是減少雜散電容的一條重要原則。

讓銅走線彼此分開可以將雜散電容降到最低。

2. 屏蔽導(dǎo)體

如果擔(dān)心相鄰的走線會(huì)產(chǎn)生雜散電容,可以在走線之間增加一條接地的銅線。該銅線可以發(fā)揮屏蔽作用,進(jìn)而防止電荷堆積。

3. 減少走線寬度

當(dāng)導(dǎo)體的橫截面積增加時(shí),電容也會(huì)增加。因此,要盡量減少走線寬度,尤其是傳導(dǎo)高頻信號(hào)的走線。

4. 移除內(nèi)層接地平面

大片的內(nèi)層接地平面可能有助于散熱和降低 EMI,但卻不利于減少雜散電容。在為設(shè)計(jì)添加接地平面時(shí),一定要考慮到這一點(diǎn)。

借助合適的 PCB 設(shè)計(jì)軟件,可以確保電路設(shè)計(jì)不受雜散電容的影響。通過使用 inspectAR工具,利用增強(qiáng)現(xiàn)實(shí)(AR)技術(shù)以交互性的方式評(píng)估和改進(jìn) PCB,輕松準(zhǔn)確地進(jìn)行 PCB 檢查、調(diào)試、返工和組裝。

0b323114-8c2a-11ed-bcbd-dac502259ad0.jpg

inspectAR軟件中直接將 AR 疊層對(duì)應(yīng)在 PCBA物理板上

上圖顯示了inspectAR 軟件中 AR 疊層制造的 PCBA物理板的交互。利用AR技術(shù),工程師或制造技術(shù)人員可以在制造過程中的任何時(shí)候?qū)蝹€(gè)器件、走線、子電路或整個(gè)電路板與設(shè)計(jì)規(guī)格進(jìn)行比較,并隨時(shí)查看技術(shù)手冊(cè)、添加留言、注釋。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    100

    文章

    6227

    瀏覽量

    153152
  • 電子電路
    +關(guān)注

    關(guān)注

    78

    文章

    1242

    瀏覽量

    67640
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何抑制電子電路的噪聲

    電子電路的運(yùn)行過程,噪聲如同不速之客,嚴(yán)重干擾信號(hào)的正常傳輸與處理,影響電路性能甚至導(dǎo)致系統(tǒng)故障。如何有效抑制電子電路的噪聲,成為工程
    的頭像 發(fā)表于 05-05 10:04 ?228次閱讀

    ADC10D1500采樣數(shù)據(jù)的原因?

    系列FPGA讀取ADC的量化數(shù)據(jù),使用Matlab對(duì)數(shù)據(jù)做FFT,觀察信號(hào)頻譜,在750MHZ處有明顯,該硬件電路板為個(gè)人設(shè)計(jì)電路板,現(xiàn)在找不到引起750M
    發(fā)表于 01-08 07:22

    ADS5407較差的原因?

    以往的項(xiàng)目中使用過(測(cè)試ADS5463,指標(biāo)沒問題,同樣的信號(hào)在ADS5463大概在60dbc以上)。所以我覺得實(shí)驗(yàn)設(shè)備這一塊問題應(yīng)該也可以排除掉。 調(diào)節(jié)內(nèi)部寄存器,開啟偏置和增益自動(dòng)校正
    發(fā)表于 01-08 06:30

    邊帶和開關(guān)的含義是什么?會(huì)對(duì)電路造成什么影響?

    我在看ADC供電部分的時(shí)候,看到邊帶和開關(guān)這兩詞不知道它的含義。請(qǐng)問下大家它們的含義以及它們將會(huì)對(duì)電路造成什么影響? 謝謝大家
    發(fā)表于 12-31 06:32

    DAC3482存在怎么解決?

    當(dāng)前DTRU產(chǎn)品中使用了DAC3482,故障率達(dá)到12%,從FPGA側(cè)IQ數(shù)據(jù)到達(dá)DAC3482,從3482出口處測(cè)量到的信號(hào),發(fā)現(xiàn)近端存在。具體見下圖所示。 另外做了如下實(shí)驗(yàn): 1、將
    發(fā)表于 12-16 06:23

    DAC39J82輸出信號(hào)在140MHz頻率存在怎么解決?

    在使用DAC39J82過程我們發(fā)現(xiàn)DAC芯片在輸出是0—500M頻率信號(hào)時(shí),在120MHZ以下沒有沒有問題。在150M,200M,300M 頻率下也沒有
    發(fā)表于 11-22 06:07

    LMX2594如何降低整數(shù)邊界

    我的參考頻率為80MHz,鑒相頻率為160MHz,現(xiàn)在為80 的整數(shù)倍,是否為整數(shù)邊界?如何降低整數(shù)邊界
    發(fā)表于 11-11 08:02

    請(qǐng)問LMX2694-EP輸出信號(hào)中有小數(shù)分頻該如何解決?

    大家好,如下圖所示,輸出的1GHz信號(hào)近端有小數(shù)分頻,后發(fā)現(xiàn)有的頻點(diǎn)沒有,有的頻點(diǎn)會(huì)更多,小數(shù)分頻的分子分母是計(jì)算出來可以正好輸出1GHz整數(shù)頻率; 相關(guān)配置:環(huán)路濾波器是用的參考設(shè)計(jì)
    發(fā)表于 11-11 06:05

    電子電路的地是什么?什么是數(shù)字地和模擬地

    “地”是電子技術(shù)中一個(gè)很重要的概念。對(duì)于每一位想學(xué)好電子技術(shù)的同學(xué)來說,這都是至關(guān)重要的 今天我們就來好好聊一聊電子電路的“地” 1、首先,電子電
    的頭像 發(fā)表于 11-09 10:34 ?2670次閱讀
    <b class='flag-5'>電子電路</b><b class='flag-5'>中</b>的地是什么?什么是數(shù)字地和模擬地

    有什么影響?從哪里來?

    說到射頻的難點(diǎn)不得不提也是射頻被稱為“玄學(xué)”的來源。也是學(xué)習(xí)射頻必經(jīng)的一個(gè)難點(diǎn)。本
    的頭像 發(fā)表于 11-05 09:59 ?3743次閱讀
    <b class='flag-5'>雜</b><b class='flag-5'>散</b>有什么影響?<b class='flag-5'>雜</b><b class='flag-5'>散</b>從哪里來?

    時(shí)鐘對(duì)高速DAC性能的影響

    電子發(fā)燒友網(wǎng)站提供《時(shí)鐘對(duì)高速DAC性能的影響.pdf》資料免費(fèi)下載
    發(fā)表于 10-17 11:10 ?0次下載
    時(shí)鐘<b class='flag-5'>雜</b><b class='flag-5'>散</b>對(duì)高速DAC性能的影響

    最大限度地提高GSPS ADC的SFDR性能:源和Mitigat方法

    電子發(fā)燒友網(wǎng)站提供《最大限度地提高GSPS ADC的SFDR性能:源和Mitigat方法.pdf》資料免費(fèi)下載
    發(fā)表于 10-10 09:16 ?0次下載
    最大限度地提高GSPS ADC<b class='flag-5'>中</b>的SFDR性能:<b class='flag-5'>雜</b><b class='flag-5'>散</b>源和Mitigat方法

    深入解析晶振時(shí)鐘信號(hào)干擾源:寄生電容電容與分布電容

    在現(xiàn)代電子電路設(shè)計(jì),晶振時(shí)鐘信號(hào)的高頻特性使得其容易受到各種干擾。其中,寄生電容電容
    發(fā)表于 09-26 14:49

    什么是無動(dòng)態(tài)范圍 (SFDR)?為什么 SFDR 很重要?

    有多種不同的規(guī)格可用于表征電路線性度。SFDR 指標(biāo)是一種常用的規(guī)范。該指標(biāo)定義為所需信號(hào)幅度與感興趣帶寬內(nèi)的比率(圖 1)。 圖 1. 顯示 SFDR 指標(biāo)的圖表。 對(duì)于 ADC,SFDR
    發(fā)表于 09-11 15:48

    LMX2531整數(shù)優(yōu)化的案例分析

    電子發(fā)燒友網(wǎng)站提供《LMX2531整數(shù)優(yōu)化的案例分析.pdf》資料免費(fèi)下載
    發(fā)表于 08-27 09:21 ?0次下載
    LMX2531整數(shù)<b class='flag-5'>雜</b><b class='flag-5'>散</b>優(yōu)化的案例分析