近日，英特爾可編程解決方案事業(yè)部宣布，符合量產(chǎn)要求的英特爾Agilex7 R-tile正在批量交付。該設(shè)備是首款具備PCIe 5.0和CXL功能的FPGA，同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識(shí)產(chǎn)權(quán)（IP）的產(chǎn)品。

客戶需要尖端技術(shù)提供所需的可擴(kuò)展性和定制化服務(wù)，這不僅可以有效地管理當(dāng)前的工作負(fù)載，同時(shí)能夠隨著其需求變化來(lái)調(diào)整功能。英特爾Agilex產(chǎn)品以客戶所需的速度、功耗和功能支持可編程創(chuàng)新，同時(shí)為其未來(lái)發(fā)展提供靈活性和彈性。例如，客戶正在使用具有PCIe 5.0和CXL功能的R-Tile來(lái)加速軟件及數(shù)據(jù)分析，將處理時(shí)間從幾小時(shí)縮短至幾分鐘。

--Shannon Poulin

英特爾公司副總裁

兼可編程解決方案事業(yè)部總經(jīng)理

在技術(shù)創(chuàng)新的推動(dòng)下，從邊緣計(jì)算到云的新連接和處理模型也在高速發(fā)展，隨之而來(lái)的，則是對(duì)靈活硬件解決方案與日俱增的需求。隨著市場(chǎng)上對(duì)帶寬的要求不斷增加，對(duì)更快、更靈活的設(shè)備的需求也日益迫切。而于近期推出的英特爾Agilex7 FPGA R-Tile，憑借其高帶寬接口和靈活的可編程邏輯，能夠滿足行業(yè)發(fā)展需求。目前，基于R-Tile的英特爾Agilex 7 FPGA正在量產(chǎn)。

面對(duì)時(shí)間、預(yù)算和功耗所帶來(lái)的限制，包括數(shù)據(jù)中心、電信和金融服務(wù)在內(nèi)的各行業(yè)組織都將FPGA視為靈活、可編程的，以及高效的解決方案。使用Agilex 7 R-Tile，客戶可以將FPGA與諸如第四代英特爾至強(qiáng)可擴(kuò)展處理器等進(jìn)行無(wú)縫銜接，并通過(guò)具備最高帶寬的處理器接口來(lái)加速目標(biāo)數(shù)據(jù)中心和科學(xué)計(jì)算工作負(fù)載。Agilex 7的可配置和可擴(kuò)展架構(gòu)使客戶能夠快速部署定制化技術(shù)，即根據(jù)他們的具體需求，以硬件加速規(guī)模化部署，降低總體設(shè)計(jì)成本，縮短開發(fā)過(guò)程并加快執(zhí)行速度，從而實(shí)現(xiàn)最佳的數(shù)據(jù)中心性能。

近年來(lái)，F(xiàn)PGA加速器在市場(chǎng)上的應(yīng)用率穩(wěn)步增長(zhǎng)，而隨著配備R-Tile的FPGA的推出，更高性能的加速器也隨之而來(lái)。FPGA加速器可以將任務(wù)從主機(jī)CPU卸載，釋放CPU核心并減少總功耗，實(shí)現(xiàn)總擁有成本（TCO）的節(jié)省。如您作為最終用戶、IT專家或云服務(wù)提供商，且尚未探索使用FPGA加速器，現(xiàn)在則是一個(gè)良好的嘗試時(shí)機(jī)。

使用FPGA加速器的云服務(wù)提供商可以支持更多用戶，并釋放更多CPU核心給更多的用戶，從而獲得更多服務(wù)收入。

利用FPGA加速器的原始設(shè)備制造商可以節(jié)省成本并減少功耗。

英特爾Agilex 7 FPGA產(chǎn)品系列已應(yīng)需設(shè)計(jì)以滿足市場(chǎng)要求，而且基于R-Tile的版本已經(jīng)開始量產(chǎn)。

英特爾Agilex 7 FPGA采用了異構(gòu)多芯片架構(gòu)，其中位于中心位置的FPGA芯片與收發(fā)器芯粒通過(guò)英特爾的嵌入式多芯片互連橋接（EMIB）封裝技術(shù)相連。每個(gè)芯粒或區(qū)塊都是一個(gè)小型集成電路芯片，包含一組明確定義的硬化功能子集。這些芯粒使得成本高效的，封裝內(nèi)部高密度互連異構(gòu)芯片成為現(xiàn)實(shí)。通過(guò)采用異構(gòu)多芯片架構(gòu)和芯粒的設(shè)計(jì)，英特爾能夠在單個(gè)設(shè)備中提供多樣化的功能和靈活性，以滿足不同應(yīng)用的需求。這種方法消除了使用多個(gè)設(shè)備進(jìn)行連接的需要，簡(jiǎn)化了系統(tǒng)設(shè)計(jì)和集成的復(fù)雜性，并提供了更高的可擴(kuò)展性和性能。

諸多英特爾Agilex 7 FPGA封裝組合中都包含了R-Tile芯粒，旨在與高性能CPU連接時(shí)可提供行業(yè)領(lǐng)先的帶寬。R-Tile芯粒結(jié)合了PCIe 5.0 x16和CXL 1.1/2.0的硬化知識(shí)產(chǎn)權(quán)（IP）塊和軟件IP代碼，為網(wǎng)絡(luò)、云計(jì)算、數(shù)據(jù)中心、科學(xué)計(jì)算等諸多領(lǐng)域提供了高度靈活的解決方案。如下是R-Tile支持的關(guān)鍵技術(shù)特性列表：

圖1. 英特爾Agilex 7 FPGA與R-Tile模塊的圖解

表1. 英特爾Agilex 7 FPGA R-Tile關(guān)鍵特性

符合量產(chǎn)要求的R-Tile版本標(biāo)志著英特爾Agilex 7 FPGA I系列設(shè)備中四種不同封裝下的七種邏輯密度的器件進(jìn)入量產(chǎn)階段。這樣一來(lái)，客戶就能夠在他們的新設(shè)計(jì)中充分利用英特爾Agilex 7 FPGA提供的性能和功耗領(lǐng)先優(yōu)勢(shì)。基于英特爾10納米工藝技術(shù)，英特爾Agilex 7 FPGA可編程邏輯和R-Tile芯粒充分利用英特爾強(qiáng)大的供應(yīng)鏈優(yōu)勢(shì)，以及先進(jìn)的制造和測(cè)試能力，能夠在標(biāo)準(zhǔn)交貨期內(nèi)提供量產(chǎn)解決方案。一旦英特爾Agilex 7 FPGA M系列R-Tile的樣品過(guò)渡到量產(chǎn)階段，將具備更多設(shè)備密度和封裝選項(xiàng)。

將R-Tile的功能與其他的英特爾Agilex 7 FPGA芯粒（如最近發(fā)布的F-Tile）相結(jié)合，可以創(chuàng)建出適用于下一代加速器（如SmartNIC、IPU和計(jì)算存儲(chǔ)解決方案）的靈活高性能FPGA。

審核編輯：湯梓紅