HCSL(HCSL--High?speed Current Steering Logic)一般用于PCIE參考時(shí)鐘的電平類(lèi)型,根據(jù)規(guī)范需要下拉電路,如下圖HCSL之間的DC耦合。HCSL為電流輸出驅(qū)動(dòng),輸出結(jié)構(gòu)由通常通過(guò)50Ω電阻器接地的15 mA開(kāi)關(guān)電流源驅(qū)動(dòng)。 標(biāo)稱信號(hào)擺幅為750 mV。
HCSL規(guī)范
HCSL輸入輸出拓?fù)?/p>
1-HCSL端接匹配
HCSL接口通常以50Ω負(fù)載源極端接,其中Rs大小一般為33Ω,匹配50Ω阻抗。 一般在輸出端位置。驅(qū)動(dòng)器本身具有17歐姆的輸出阻抗,所以,需要串聯(lián)一個(gè)33歐姆的電阻,以獲得與50歐姆傳輸線的匹配。對(duì)于傳統(tǒng)的HCSL,為了避免出現(xiàn)過(guò)度的振鈴,串聯(lián)電阻RS是必須要的。
2-LP-HCSL比較
LPHCSL(Low-Power HCSL)是為了降低傳統(tǒng)的HCSL驅(qū)動(dòng)器的功耗而開(kāi)發(fā)的。采用推-拉(push-pull)電壓驅(qū)動(dòng),電流消耗大約4到5mA。
LP-HCSL輸出功能與幅值對(duì)比
HCSL與LP-HCSL端接方式:
LP-HCSL直連即可,少了四個(gè)電阻效率高,速度快,支持AC耦合。
-
驅(qū)動(dòng)器
+關(guān)注
關(guān)注
54文章
8609瀏覽量
148979 -
電阻器
+關(guān)注
關(guān)注
21文章
4020瀏覽量
63226 -
耦合
+關(guān)注
關(guān)注
13文章
595瀏覽量
101474 -
接口
+關(guān)注
關(guān)注
33文章
8926瀏覽量
153165 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1878瀏覽量
132811
發(fā)布評(píng)論請(qǐng)先 登錄
YXC低抖動(dòng)HCSL差分晶振助力PCIE 5.0

替代PI6C557-05B,RS2CG5705B支持PCIe3.0之4HCSL輸出的時(shí)鐘生成器
LMK03328使用Code Loader 4,輸入25M晶振請(qǐng)問(wèn)如何配置輸出HCSL電平?
CDCDB400 HCSL時(shí)鐘作為輸入是否支持?緩沖器的輸出是否支持HCSL的設(shè)備?
27MHz HCSL晶體振蕩器選型與PHY對(duì)接設(shè)計(jì)指南
27MHz HCSL 差分晶體振蕩器在數(shù)據(jù)中心網(wǎng)絡(luò)存儲(chǔ)系統(tǒng)中的應(yīng)用方案
差分邏輯電平,LVDS、xECL、CML、HCSL/LPHCSL、TMDS等
求助LVDS電平轉(zhuǎn)HCSL的轉(zhuǎn)換電路
求分享符合LS1028A要求的任何HCSL部件
I/O接口標(biāo)準(zhǔn)解析系列教程(3):HCSL和LPHCSL

核芯互聯(lián)推出符合DB2000QL及PCIe Gen5和Gen 6標(biāo)準(zhǔn)的低抖動(dòng)時(shí)鐘緩沖器CLB2000

核芯互聯(lián)推出全新20路LP-HCSL差分時(shí)鐘緩沖器CLB2000

HCSL基本電路結(jié)構(gòu)及其相互轉(zhuǎn)換

MG7050HAN 基于聲表的差分多輸出 晶體振蕩器(HCSL)
LMKDB1120和LMKDB1108超低抖動(dòng)PCIe第1代到第6代LP-HCSL時(shí)鐘緩沖器數(shù)據(jù)表

評(píng)論