替代引線鍵合最常用、先進(jìn)的互連技術(shù)是倒裝芯片技術(shù)稱為C4，即可控塌陷芯片連接（Controlled Collapse Chip Connection）或FC（Flip Chip，倒裝芯片）。這項(xiàng)技術(shù)是在20世紀(jì)60年代中期由IBM發(fā)明，每個(gè)引線具有最低的電感，為0.05～0.1nH（相比而言，線徑為25μm的引線電感約為1nH/m），因此具有最高的頻率響應(yīng)以及最低的串?dāng)_和同步開關(guān)噪聲。

倒裝芯片還提供最高的Si芯片封裝密度，在密封的封裝體內(nèi)，在陶瓷基板上Si芯片以接近125μm（5mil）高度緊密“疊放”在一起，對(duì)于需要環(huán)氧樹脂底部填充的層壓基板，倒裝芯片的間隔約為0.5mm（20mil）。通過焊料凸點(diǎn)可以將適量的熱量通過芯片的正面?zhèn)鲗?dǎo)至下面的封裝體，但是，非常高的熱量（在運(yùn)算速率最快的器件中產(chǎn)生）必須從裸芯片的背面（面朝上）移除。盡管使用硅脂或聚合物的散熱連接已成為一種更便宜的選擇，但這可能需要精心制備的導(dǎo)熱片/棒和昂貴的封裝體，封裝體和I/O焊盤必須圍繞特定目的植球芯片進(jìn)行設(shè)計(jì)，這意味著非常高的體積或高的成本。

最近，倒裝芯片已用于層壓基板（如PCB）上，其通過使用底部填充的聚合物糾正熱膨脹系數(shù)的失配（CTE）問題，雖然這些聚合物基板降低了封裝成本，但是可能進(jìn)一步降低了散熱能力。為了進(jìn)一步降低工藝成本，在現(xiàn)存的Al焊盤周邊，部分研究采用熱超聲球形鍵合技術(shù)（移除引線）在鍵合焊盤上形成凸點(diǎn)。同時(shí)，還使用了導(dǎo)熱聚合物或微球。

為了充分利用倒裝芯片技術(shù)的優(yōu)勢(shì)，有必要對(duì)現(xiàn)有芯片重新設(shè)計(jì)面陣列I/O的倒裝芯片焊盤，但該焊盤在常規(guī)封裝中并不能進(jìn)行有效的引線鍵合（盡管正在開發(fā)面陣列自動(dòng)鍵合）。最初這種重新設(shè)計(jì)減慢了倒裝芯片技術(shù)的使用，盡管長(zhǎng)期以來已有程序?qū)⑼鈬I合焊盤重新排版為面陣列的焊盤格式 2-711，與最初面陣列 I/O 的芯片設(shè)計(jì)相比，這些設(shè)計(jì)的熱傳遞效率（通過凸點(diǎn)）較低且串?dāng)_較大，因此這只是一個(gè)過渡階段。然而，由于小體積和高頻的需求，大量使用的便攜式終端，如移動(dòng)電話的應(yīng)用，已經(jīng)克服了這個(gè)問題。當(dāng)前，這些應(yīng)用需要更高性能的芯片和更高的Si芯片密度（疊放），且目前更多的芯片設(shè)計(jì)成真實(shí)的面陣列、倒裝芯片格式。這種互連方法的增長(zhǎng)速度比引線鍵合快，并且猜測(cè)最終（許多年）可能會(huì)取代它們，成為許多產(chǎn)品應(yīng)用的首選互連方法。給大家介紹完半導(dǎo)體集成電路焊球倒裝是什么，下面 【科準(zhǔn)測(cè)控】 小編接著給大家介紹倒裝芯片剪切力試驗(yàn)怎么做？

一、 倒裝芯片剪切力測(cè)試

1、 試驗(yàn)****目的

本試驗(yàn)的目的是測(cè)試底部填充前芯片與基板之間的剪切強(qiáng)度，或測(cè)量底部填充后對(duì)芯片所加力的大小，觀察在該力下產(chǎn)生的失效類型，判定器件是否接收。

2、 測(cè)試設(shè)備要求

測(cè)試設(shè)備應(yīng)使用校準(zhǔn)的負(fù)載單元或傳感器，設(shè)備的最大負(fù)載能力應(yīng)足以把芯片從固定位置上分離或大于規(guī)定的最小剪切力的2倍。設(shè)備準(zhǔn)確度應(yīng)達(dá)到滿刻度的±5%。設(shè)備應(yīng)能提供并記錄施加于芯片的剪切力，也應(yīng)能對(duì)負(fù)載提供規(guī)定的移動(dòng)速率。

3、試驗(yàn)設(shè)備（以科準(zhǔn)Alpha-W260推拉力測(cè)試機(jī)為例）

4、 試驗(yàn)****程序

4.1 安裝

在試驗(yàn)設(shè)備上安裝剪切工具和試驗(yàn)樣品，剪切工具正好在位于基板之上的位置與芯片接觸，在垂直于芯片或基板的一個(gè)邊界并平行于基板的方向上施加外力，使芯片可以被平行于器件表面的剪切工具剪切，如圖8所示。應(yīng)小心安放器件以免對(duì)芯片造成損傷。對(duì)于某些類型的封裝，由于封裝結(jié)構(gòu)會(huì)妨礙芯片的剪切力測(cè)試，當(dāng)規(guī)定要采用本試驗(yàn)方法時(shí)，需要采用有效的化學(xué)或物理方法將妨礙部分去除，但不得破壞芯片倒裝區(qū)和填充區(qū)。

剪切力和失效模式受剪切速度、剪切高度以及器件存儲(chǔ)時(shí)間的影響。為保證試驗(yàn)結(jié)果的有效性，應(yīng)對(duì)任何檢驗(yàn)批進(jìn)行相同條件的剪切試驗(yàn)，如剪切速度、剪切高度等都應(yīng)一致。

夾具應(yīng)防止器件在軸向上移動(dòng)，保證剪切方向與基板的表面平行，并且不損傷芯片，不使基板變形。圖9給出了夾具的示例，可使用其他工具替代夾具。

夾具應(yīng)和機(jī)器保持剛性連接，移動(dòng)和變形應(yīng)最小化，避免對(duì)器件產(chǎn)生諧振激勵(lì)。對(duì)長(zhǎng)方形芯片，應(yīng)從與芯片長(zhǎng)邊垂直的方向施加應(yīng)力。

剪切工具應(yīng)由堅(jiān)硬的剛性材料、陶瓷或其他非易彎曲的材料構(gòu)成。剪切工具應(yīng)和器件底面成90°士5°。把剪切工具和芯片對(duì)齊，使其可以接觸芯片的一側(cè)。應(yīng)保證剪切工具在行進(jìn)時(shí)不會(huì)接觸基板。

最好能使用可移動(dòng)的試驗(yàn)臺(tái)和工具臺(tái)進(jìn)行對(duì)齊，并使移動(dòng)平面垂直于負(fù)載方向。

由于頻繁使用會(huì)造成剪切工具磨損，從而影響試驗(yàn)結(jié)果。如果剪切工具有明顯的磨損，如圖7所示，則應(yīng)替換。

4.2 芯片剪切

4.2.1 剪切速度

芯片剪切過程中應(yīng)保持恒定速率，并記錄剪切速度。剪切速度一般為0.1 mm/s～0.8 mm/s。

4.2.2 剪切力

試驗(yàn)數(shù)據(jù)應(yīng)包括芯片剪切力數(shù)值和標(biāo)準(zhǔn)要求數(shù)值。芯片剪切力數(shù)值應(yīng)滿足應(yīng)用條件所要求的最小值。

5、 ** 失效判據(jù)**

5.1 倒裝芯片剪切強(qiáng)度（無底填充器件）

使倒裝芯片和基板產(chǎn)生分離的最小剪切力應(yīng)按式（1）計(jì)算，小于其值而發(fā)生分離則視為不合格。

最小剪切力=0.05N×凸點(diǎn)數(shù) (1)

當(dāng)有規(guī)定時(shí)，應(yīng)記錄造成分離時(shí)的剪切力數(shù)值，以及分離或失效的主要類別：

a） 焊點(diǎn)材料或基板焊接區(qū)（適用時(shí)）的失效；

b) 芯片或基板的破裂（緊靠在焊點(diǎn)處下面的芯片或基板失掉一部分）；

c) 金屬化層浮起（金屬化層或基板焊接區(qū)與芯片或基板分離）。

5.2 倒裝芯片剪切強(qiáng)度（底填充器件）

若芯片黏接面積大于4.13 mm2，應(yīng)最小承受25 N的力或其倍數(shù)；若芯片黏接面積大于或等于0.32mm2，但不大于4.13 mm2時(shí)，芯片承受的最小應(yīng)力可通過圖11確定；若芯片黏接面積小于0.32mm2，應(yīng)承受的最小力為（0.1倍）時(shí)的6N/mm2或（2倍）時(shí)的12N/mm2。

符合以下任一判據(jù)則應(yīng)視為失效：

a） 小于圖10中曲線所表示的最小芯片剪切強(qiáng)度要求。

b） 適用時(shí)，使芯片與基板脫離時(shí)施加的力小于圖10中最小芯片剪切強(qiáng)度的1.25倍，同時(shí)芯片在填充材料上的殘留小于填充區(qū)面積的50%。

c） 適用時(shí)，使芯片與基板脫離時(shí)施加的力小于圖10中最小芯片剪切強(qiáng)度的2.0倍，同時(shí)芯片在填充材料上的殘留小于填充區(qū)面積的10%。

當(dāng)有規(guī)定時(shí)，應(yīng)記錄造成分離時(shí)的剪切力數(shù)值，以及分離或失效的主要類別：

a） 芯片被剪切掉后，基板上殘留有芯片的碎片；

b） 芯片與填充材料間脫離；

c） 芯片與填充材料一起脫離基板。

6、 ** 說明**

有關(guān)采購(gòu)文件或詳細(xì)規(guī)范中應(yīng)規(guī)定以下內(nèi)容：

a) 最小剪切力強(qiáng)度（若不用本試驗(yàn)判據(jù)時(shí)）；

b) 試驗(yàn)的芯片數(shù)和接收數(shù)；

c) 數(shù)據(jù)記錄要求。

以上就是小編對(duì)半導(dǎo)體集成電路焊球倒裝是什么？以及倒裝芯片剪切力試驗(yàn)?zāi)康摹y(cè)試設(shè)備、試驗(yàn)方法以及失效判據(jù)的介紹了，希望能給大家?guī)韼椭?！科?zhǔn)專注于推拉力測(cè)試機(jī)研發(fā)、生產(chǎn)、銷售。廣泛用于與LED封裝測(cè)試、IC半導(dǎo)體封裝測(cè)試、TO封裝測(cè)試、IGBT功率模塊封裝測(cè)試、光電子元器件封裝測(cè)試、大尺寸PCB測(cè)試、MINI面板測(cè)試、大尺寸樣品測(cè)試、汽車領(lǐng)域、航天航空領(lǐng)域、軍工產(chǎn)品測(cè)試、研究機(jī)構(gòu)的測(cè)試及各類院校的測(cè)試研究等應(yīng)用。如果您有遇到任何有關(guān)推拉力機(jī)、半導(dǎo)體集成電路等問題，歡迎給我們私信或留言，科準(zhǔn)的技術(shù)團(tuán)隊(duì)也會(huì)為您免費(fèi)解答！

審核編輯 黃宇