大家好，上次我們研究了D觸發(fā)器，今天我們繼續(xù)研究。在開始之前，先來做一點刪減，之前我們討論了用或非門或者與非門實現(xiàn)觸發(fā)器的方法，在功能上兩種實現(xiàn)方法完全相同，在輸入輸出和實現(xiàn)上略微有些差異。

D觸發(fā)器

二輸入與非門或或非門用CMOS電路實現(xiàn)需要2個NMOS和2個PMOS，總共4個MOS管，用NMOS電路實現(xiàn)需要2個NMOS。

而二輸入與門用CMOS電路實現(xiàn)需要3個NMOS和3個PMOS，總共6個MOS管，用NMOS電路實現(xiàn)需要3個NMOS。

這樣一套下來，選擇與非門電路，可以只使用一種邏輯門，電路實現(xiàn)更加一致,還可以減少MOS管使用的數(shù)量。

現(xiàn)在我們來看這個觸發(fā)器和他的真值表

我們可以看到，當CLK控制信號輸入為0時，D的信號是無法通過兩個（與非門）組成的屏障，因此屏障之后的RS觸發(fā)器的狀態(tài)不會發(fā)生改變

輸入信號D就被忽視掉了。

再來看，當CLK控制信號輸入為1時，（與非門）屏障被打開了，輸入信號D可以通過屏障直接改變RS觸發(fā)器的狀態(tài)

我們把一個時鐘信號作為CLK的輸入

那么，D的輸入信號，在時鐘處于高電平是有效的，低電平時，D的輸入則被無視。

我們把這種在一種電平狀態(tài)中持續(xù)有效或無效的觸發(fā)器叫做（電平觸發(fā)D觸發(fā)器。）

對一個電平觸發(fā)D觸發(fā)器來說，當CLK為高電平時，D的輸入會忠實的反饋在輸出Q和Q！上，即便是D信號上的噪聲也一樣會被輸出到Q。大門打開的時間太長了，房子里的RS觸發(fā)器很沒有安全感。

接下來就回到我們今天的主題，怎么讓大門開的時間短一點，減少壞人進來的風險。

真值表和非門先拿走，再復制一個觸發(fā)器出來。

把左邊觸發(fā)器的輸出和右邊觸發(fā)器的輸入相連，再在兩個觸發(fā)器的CLK之間接入一個非門。再把原先觸發(fā)器D上的非門還回來。

這樣，一個主從結構的D觸發(fā)器就做好了。我們叫這個觸發(fā)器為 （主從邊沿D觸發(fā)器）

我們來看一下這個觸發(fā)器的工作狀態(tài)。

我們把左邊的觸發(fā)器叫主觸發(fā)器，右邊的觸發(fā)器叫從觸發(fā)器

首先當?shù)谝粋€時鐘高電平周期到來的時候，主觸發(fā)器是關閉的，輸入D進入主觸發(fā)器，然而這時的觸發(fā)器輸出Q*的值，可能是0，也可能是1。這個值由主觸發(fā)器的初始值決定。

這個不確定的主Q*值會被傳遞到從觸發(fā)器，因為這時的從觸發(fā)器大門是打開的。

Q的輸出也不確定

接下來，時鐘進入底電平周期，主觸發(fā)器大門打開，從觸發(fā)器大門關閉，D傳遞到Q*，但此時Q輸出沒有變化，因為從觸發(fā)器處于關閉狀態(tài)。

又到了下一個高電平周期，這里要注意，當CLK信號從低電平向高電平反轉的這一刻，輸出Q的狀態(tài)變成Q*的狀態(tài)，而且由于主觸發(fā)器此時處于關閉狀態(tài)，D的任何變化都影響不到Q的輸出。并且從這一刻開始Q的輸出是穩(wěn)定的輸出。

繼續(xù)往下走，主改變，從不改變，Q輸出不變

好，再往下，主不變，從改變。

通過上面的分析，我們可以得出2個結論

第一個、主從觸發(fā)器輸出狀態(tài)的改變，只發(fā)生在控制信號發(fā)生轉變的時刻，在我們這個圖里，是發(fā)生在時鐘上升沿的時候。我們也可以移動兩個觸發(fā)器CLK之間的非門，讓他變成只在下降沿響應。

第二個、主從結構的邊沿觸發(fā)器，啟動有一個時鐘周期的延遲。從第二個時鐘周期才開始有穩(wěn)定的輸出。