女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

幫助你了解SerDes!

摩爾學堂 ? 來源:摩爾學堂 ? 2023-02-20 13:45 ? 次閱讀

串行化/反串行化電路,統稱為 SerDes,為數字通信系統提供重要優勢,尤其是在需要高數據速率時。

在我(本文作者)工程生涯的早期,我認為并行通信通常比串行通信更可取。我很欣賞同時移動所有 8 個(或 16 個或 32 個...)數據位的簡單性和效率,使用一個或兩個控制信號進行握手,并且不需要精心設計的同步方案。

不過,不久之后,流行的數字通信協議(UART、SPI、I2C等)使用串行接口變得很明顯,而且我還注意到專門應用程序的高級協議支持串行傳輸。盡管微控制器和中央處理器單元 (CPU)需要并行數據來進行內部存儲、檢索和處理操作,但這意味著串行通信涉及額外的序列化和反序列化硬件。

SerDes 是空間到時間到空間的轉換。并行數據同時傳輸但占用不同的物理互連,串行數據共享相同的物理空間但占用不同的時間時刻(圖 1)。

8c8377ec-b0d2-11ed-bfe3-dac502259ad0.png

圖 1.顯示序列化和反序列化的示例圖。圖片由德州儀器提供

考慮到所有這些,讓我們看一下并行數據傳輸的局限性,然后我將討論一些重要的 SerDes 概念。

為什么串行通信優先于并行通信?

并行傳輸的一個更直接的缺點是涉及的導體數量。如果您仍在 8 位世界中工作,相對于簡單的同步數據傳輸的好處,使用大量互連似乎是合理的;然而,隨著總線寬度擴展到 16 位或 32 位范圍,PCB 布局任務變得越來越低效和難以管理。當您不僅要將數據從一個組件移動到另一個組件,還要將數據從一個 PCB 移動到另一個時,問題會變得更加嚴重。

此外,這些并行數據線中的每一條都不僅僅是布局和布線人員所關心的問題。緊密間隔的電線或 PCB 跡線(如圖 2 所示)容易受到串擾的影響,尤其是數字信號的高能邏輯轉換特性,并且導體越多,越難以屏蔽環境電磁干擾 (EMI)。

8ca1c74c-b0d2-11ed-bfe3-dac502259ad0.png

圖 2.走線在原理圖中是線時具有完美的電氣隔離,但在真實的 PCB 上,它們與附近的走線和平面層電容耦合。

對于串行,一些互連足以傳輸任何位寬的數據字,并且您可以降低偽邏輯轉換的可能性,這種邏輯轉換會通過破壞數據或需要重新傳輸來降低通信質量。

從理論上講,并行確實允許更快的數據傳輸,但即使是這種優勢也比最初看起來更偶然。更長的跡線或電線意味著信號將花費更多時間從發送器傳播到接收器,并且隨著數據速率的增加,通過匹配跡線長度來均衡整個總線的延遲變得更加重要。高速 32 位總線的跟蹤長度匹配并非微不足道——如果我進行布局,這將是支持序列化/反序列化的一個非常有力的論據。圖 3 顯示了一個曲折的示例,如果您需要均衡走線長度,它會很有幫助,但在您試圖最小化電路板面積時就沒有那么有用了。

8cb5385e-b0d2-11ed-bfe3-dac502259ad0.png

圖 3.蜿蜒痕跡的示例。

高速并行總線的另一個問題是功耗過大。串行化可以通過將標準邏輯信號轉換為低壓差分信號來降低功耗。

SerDes 是什么?SerDes 功能和特性概述

SerDes 是一個涉及兩個獨立電路塊的過程:在其基本形式中,串行器將由多個同步數字信號(例如,由微處理器ASIC 輸出)表示的數據轉換為沿一根導體傳輸的邏輯電平的時間序列. 解串器將這種邏輯電平的時間序列轉換回一組沿多條導體同時傳輸的信號。

除了這個基本功能之外,SerDes 實現還有各種細節和附加功能。

多個串行導體

并串轉換不一定將多根導線壓縮成只有一根導線。更一般地說,序列化的目標是顯著減少導體的數量。

首先,單條串行通信線路通常需要兩條物理導體,因為許多串行接口(例如RS-485USB)使用差分信號。此外,吞吐量和接口復雜性之間的最佳平衡可能需要多個串行通道。例如,在下面圖 4 的框圖中,TI 的 SN65LVDS95LVDS串行器的數據表中,21 位并行數據被轉換為三個獨立的串行輸出流。

8cefb768-b0d2-11ed-bfe3-dac502259ad0.png

圖 4.數據表中 SN65LVDS95 串行器的功能框圖。圖片由德州儀器提供

時鐘倍頻

如果串行器以特定頻率接收并行字,則它必須提高輸出比特率以使輸出字率與輸入字率相匹配。由于串行傳輸比并行傳輸更適合高位頻率,因此串行化不需要降低吞吐量。如上圖所示,鎖相環 (PLL)可用于根據并行到串行轉換中實現的壓縮因子來倍增輸入時鐘。

發送/接收同步

與任何數字通信接口一樣,SerDes 需要一些同步機制來確保接收器知道如何采樣和解析傳入的邏輯電平。某些系統(包括上圖中描述的系統)會隨數據一起發送時鐘信號。

解串器也可以從傳入的串行比特流中獲得同步:PLL 可以鎖定比特流并產生采樣時鐘。但是,如果輸入信號的轉換密度不足,PLL 將會漂移。例如,傳感器信號可能在正電源軌處飽和,并被數字化和串行化為一長串邏輯高位。為防止與低轉換密度相關的問題,您可以將 SerDes 系統與標準(例如 8b/10b)或自制編碼方案相結合。

傳輸媒體

將并行數據作為串行數據傳輸可為您提供物理傳輸選項,否則這些選項將不可行。即使當您的所有信號都位于同一個 PCB 上并且一切都使用普通走線進行布線時,序列化也可以極大地促進電路板布局。如果您要在板與板、模塊與模塊或系統與系統之間移動數據,您可能更愿意使用同軸電纜或光纖鏈路。如果您有序列化數據,則可以從普通電線升級到同軸電纜或光纖。

收獲 SerDes 的好處

SerDes 已成為數字電子產品不可或缺的一部分。使用并行傳輸無法類似地實現視頻接口、電信互連和各種其他應用所需的極高數據速率。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 串行通信
    +關注

    關注

    4

    文章

    586

    瀏覽量

    36030
  • SerDes
    +關注

    關注

    7

    文章

    210

    瀏覽量

    35593

原文標題:幫助你了解 SerDes!

文章出處:【微信號:moorexuetang,微信公眾號:摩爾學堂】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    了解SERDES基礎概念,快速進入高速系統設計

    這里將介紹SERDES的基本概念,并介紹SERDES相關的專有名詞:眼圖(Eye-diagram)、眼圖模板、抖動(Jitter)、容忍度(tolerance)、功耗(Power Consumption)、預加重(Pre-emphasis)、均衡(Equalization
    的頭像 發表于 01-30 08:55 ?2.4w次閱讀
    <b class='flag-5'>了解</b><b class='flag-5'>SERDES</b>基礎概念,快速進入高速系統設計

    GMII、SGMII和SerDes的差異總結

    GMII、SGMII和SerDes的區別和聯系? GMII和SGMII區別,上一篇已經介紹了,這一篇重點介紹SGMII和SerDes區別。 GMII和SGMII SGMII接口 SGMII
    的頭像 發表于 10-09 11:31 ?3.3w次閱讀
    GMII、SGMII和<b class='flag-5'>SerDes</b>的差異總結

    請問6678中的srio的serdes和以太網的serdes是共用還是各自有自己的serdes?

    6678中的srio的serdes和以太網的serdes是共用還是各自有自己的serdes?
    發表于 08-02 06:11

    請問7系列中的SERDES是否有最小延遲規范?

    7系列系列中的SERDES是否有最小延遲規范?我想了解如果SERDES直接(最短路徑)連接到另一個SERDES以實現GTH收發器之間的最小延遲串行到串行連接,那將是什么樣的。
    發表于 07-22 13:45

    XtremeDSP視頻入門套件幫助你更快更好地開發高級視頻系統

    XtremeDSP視頻入門套件幫助你更快更好地開發高級視頻系統
    發表于 04-15 06:29

    FPGA Editor如何幫助你完成設計調試和驗證?

    FPGA Editor數字設計工具怎么樣?FPGA Editor如何幫助你完成設計調試和驗證?
    發表于 05-07 06:17

    什么是SerDes?

    什么是SerDes?
    發表于 06-24 07:52

    SerDes是怎么工作的

    FPGA發展到今天,SerDes(Serializer-Deserializer)基本上是標配了。從PCI到PCI Express, 從ATA到SATA,從并行ADC接口到JESD204, 從RIO
    發表于 07-28 07:02

    怎樣去設計SerDes

    SerDes是怎么工作的?SerDes有傳輸時鐘信號嗎?
    發表于 10-18 08:53

    簡單實例助你快速掌握PROTEUS的用法

    proteus入門幫助你快速了解proteus以及學習yixieproteus的小技巧
    發表于 11-11 17:17 ?14次下載

    SERDES的優勢 SERDES演變的看法

    SERDES的優勢 引腳數量和通道優勢 SERDES最明顯的優勢是具備更少的引腳數量和線纜/通道數量。對于早期的SERDES,這意味著數據可以通過同軸電纜或光纖發送。 對于現代的SERDES
    的頭像 發表于 07-23 11:59 ?4678次閱讀

    什么是SerDesSerDes的應用場景又是什么呢?

    首先我們要了解什么是SerDes,SerDes的應用場景又是什么呢?SerDes又有哪些常見的種類?
    的頭像 發表于 06-06 17:03 ?1.2w次閱讀
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>的應用場景又是什么呢?

    單片機串口發送數據很慢?這種方法幫助你提高!

    單片機串口發送數據很慢?這種方法幫助你提高!
    的頭像 發表于 11-02 17:43 ?1725次閱讀
    單片機串口發送數據很慢?這種方法<b class='flag-5'>幫助你</b>提高!

    SerDes是怎么設計的?(一)

    FPGA發展到今天,SerDes(Serializer-Deserializer)基本上是器件的標配了。從PCI發展到PCI-E,從ATA發展到SATA,從并行ADC接口到JESD204,從RIO到
    的頭像 發表于 10-16 14:50 ?2006次閱讀
    <b class='flag-5'>SerDes</b>是怎么設計的?(一)

    什么是SerDes?SerDes有哪些應用?

    SerDes是一種功能塊,用于對高速芯片間通信中使用的數字化數據進行序列化和反序列化。用于高性能計算(HPC)、人工智能(AI)、汽車、移動和物聯網(IoT)應用的現代片上系統(SoC)都實現了
    的頭像 發表于 03-27 16:18 ?1286次閱讀
    什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>有哪些應用?