女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

UCIe如何推動Multi-Die系統一路“狂飆”?

新思科技 ? 來源:未知 ? 2023-02-03 09:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

171f611c-a364-11ed-bfe3-dac502259ad0.gif

本文轉載自《TechSugar》感謝TechSugar》對新思科技的關注

《道德經》里說“圖難于其易,為大于其細。天下難事,必作于易;天下大事必作于細。”其實芯片也是這樣,要做大,先做小,這里的從小做起不僅是指器件建模、RTL描述或IP實現,還包括以真正的“芯粒”組合來搭建大芯片。

在當前先進工藝開發的大型SoC中,根據主要功能劃分出計算、存儲、接口等不同模塊,每個模塊選擇最合適的工藝制造完成后,再通過封裝技術組合在一起,已經成為了一種常見選擇。這種“硬核拼搭”的樂高積木式開發方法,可以有效化解集成度持續提高帶來的風險,例如良率面積限制、開發成本過高等問題,因而逐漸成為行業發展的熱點方向。

小芯片之間如何拼接,成為多晶片系統(Multi-Die System)設計方法學實現的關鍵。在多晶片系統出現的早期,由于技術新穎,都是各廠商自己摸索,采用自有技術實現不同小芯片之間的連接。但各家都是自研接口技術,不僅重復開發工作繁重,而且也難以真正發揮多晶片系統的效力,如果能夠將芯粒的接口技術標準化,則不僅可以加速推廣多晶片系統技術,減少重復開發工作量,也可以打破廠商界限,將不同供應商的芯粒組合在一起,從而進一步提高資源利用率和開發效率,最終圍繞芯粒建立一個大型的生態系統。

正當其時的UCIe

近年來,已有不同的行業組織提出了適用于多晶片系統的芯粒間(Die-to-Die)互連技術規格,而通用芯粒互連標準UCIe(Universal Chiplet Interconnect Express)在2022年3月發布,作為較晚出現的技術標準,UCIe不僅獲得了半導體生態鏈上各主要廠商的支持,也是到目前為止,技術規范定義最完整的一個標準。

17546e34-a364-11ed-bfe3-dac502259ad0.png

圖片來源:新思科技

從UCIe聯盟公布的白皮書來看,UCIe 1.0標準支持即插即用,在協議層支持PCIe或CXL等成熟技術,也支持用戶自定義的流式傳輸,兼具普適性與靈活性;在協議上,UCIe定義了完整的芯粒間互連堆棧,確保了支持UCIe技術的芯粒相互之間的互操作性,這是實現多裸片系統的前提條件;雖然是為芯粒技術定制,但UCIe既支持封裝內集成,也支持封裝間互連,可用于數據中心等大型系統設備間的互連組裝;對封裝內互連,UCIe既支持成本優先的普通封裝,也支持能效或性能優先的立體封裝。總而言之,得到了半導體及應用領域各環節核心廠商支持的UCIe,具備了成為普適技術的基礎。

176ec78e-a364-11ed-bfe3-dac502259ad0.png

不同封裝UCIe參數

UCIe規范概述

UCIe是一個三層協議。物理層負責電信號、時鐘、鏈路協商、邊帶等,芯粒適配器(Die-to-Die Adpater)層為提供鏈路狀態管理和參數控制,它可選地通過循環冗余校驗 (CRC) 和重試機制保證數據的可靠傳輸,UCIe接口通過這兩層與標準互連協議層相連。

179e1ffc-a364-11ed-bfe3-dac502259ad0.png

其中,物理層是最底層,這一層是封裝介質的電氣接口。它包括電氣模擬前端AFE、發射器、接收器以及邊帶信道,可實現兩個裸片間的參數交換和協商。該層還具備邏輯PHY,可實現鏈路初始化、訓練和校準算法,以及通道的測試和修復功能。

芯粒適配器層負責鏈路管理功能以及協議仲裁和協商。它包括基于循環冗余校驗 CRC 和重試機制,以及可選的糾錯功能。

協議層可支持對一個或多個 UCIe 支持協議的實現。這些協議基于流控單元(Flit),用戶可根據需要選擇PCIe/CXL協議,也可以根據應用自定義流式傳輸協議。優化的協議層可為用戶提供更高的效率和更低的延遲。

能否統一封裝內互連技術?

芯粒間接口技術標準化,既可以為眾廠商提供技術發展路線圖做參考,又可以讓不同廠商生產的符合標準的芯粒自由組合,打破良率尺寸限制,建立起基于先進封裝技術的SoC開發新生態。

在當前已有的協議中,UCIe在協議完整性、支持廠商等方面都具有優勢,也具備進一步的發展空間,例如支持更高的數據速率和3D封裝等,只不過由于UCIe技術相對較新,要成功推廣,還需要產業鏈上核心廠商在IP、工具和制造等方面提供足夠的支持。

例如,新思科技就已經推出了完整的UCIe設計解決方案,包括PHY、控制器和驗證IP(VIP):

  • PHY:支持標準和高級封裝選項,可采用先進的FinFET工藝,獲得高帶寬、低功耗和低延遲的裸片間連接。
  • 控制器IP:支持PCIe、CXL和其它廣泛應用的協議,用于延遲優化的片上網絡(NoC)間連接及流協議;例如與CXS接口和AXI接口的橋接。
  • VIP:支持全棧各層的待測設計(DUT);包括帶有/不帶有PCIe/CXL協議棧的測試平臺接口、用于邊帶服務請求的應用編程接口(API),以及用于流量生成的API。協議檢查和功能覆蓋位于每個堆棧層和信令接口,實現了可擴展的架構和新思科技定義的互操作性測試套件。

新思科技的解決方案不僅帶來了穩健、可靠的芯粒間連接,并具有可測試性功能,可用于已知良好的裸片,和用于糾錯的CRC或奇偶校驗。它將使芯片設計企業能夠在芯粒間建立無縫互連,實現最低的延遲和最高的能效。

從UCIe的命名來看,UCIe聯盟頗有將UCIe技術發展成PCIe或者USB的雄心,而歷史經驗表明,只要技術標準足夠開放互利,再有成熟的產業鏈支撐,就有機會統一市場。

??

182096f8-a364-11ed-bfe3-dac502259ad0.jpg

182cebce-a364-11ed-bfe3-dac502259ad0.gif? ?


原文標題:UCIe如何推動Multi-Die系統一路“狂飆”?

文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 新思科技
    +關注

    關注

    5

    文章

    866

    瀏覽量

    51508

原文標題:UCIe如何推動Multi-Die系統一路“狂飆”?

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    利用新思科技Multi-Die解決方案加快創新速度

    Multi-Die設計是種在單個封裝中集成多個異構或同構裸片的方法,雖然這種方法日益流行,有助于解決與芯片制造和良率相關的問題,但也帶來了系列亟待攻克的復雜性和變數。尤其是,開發者必須努力確保
    的頭像 發表于 02-25 14:52 ?726次閱讀
    利用新思科技<b class='flag-5'>Multi-Die</b>解決方案加快創新速度

    新思科技與英特爾攜手完成UCIe互操作性測試

    IP(知識產權)的40G UCIe解決方案。這成果標志著新思科技在Multi-Die(多芯片組件)解決方案領域取得了重大進展,進步鞏固了其在技術創新先驅中的領先地位。
    的頭像 發表于 02-18 14:18 ?447次閱讀

    新思科技全新40G UCIe IP解決方案助力Multi-Die設計

    隨著物理極限開始制約摩爾定律的發展,加之人工智能不斷突破技術邊界,計算需求和處理能力要求呈現爆發式增長。為了賦能生成式人工智能應用,現代數據中心不得不采用Multi-Die設計,而這又帶來了許多技術要求,包括高帶寬和低功耗Die-to-Die連接。
    的頭像 發表于 02-18 09:40 ?528次閱讀

    新思科技助力晶圓代工廠迎接Multi-Die設計浪潮

    過去幾十年來,單片芯片直是推動技術進步的主力。但就像工業革命期間,役畜被更高效強大的機器所取代樣,半導體行業如今也處于類似變革的階段。
    的頭像 發表于 02-15 10:57 ?660次閱讀

    DA2932用一路輸出鋸齒波(iout1),一路輸出rom里存儲的正弦波(iout2),為何iout2那的信號疊加上了iout1的信號?

    DA2932是款雙輸出DA,我用一路輸出鋸齒波(iout1),一路輸出rom里存儲的正弦波(iout2),iout1那的信號是正確的
    發表于 02-06 07:50

    TVP5158 4video in只用一路,剩下的三怎么處理?懸空還是怎樣?

    如題,我如果只用1剩下的三怎么處理?懸空還是怎樣?四我選任意一路作為IN,沒有區別吧?我不需要推薦TVP5150 。謝謝。
    發表于 01-17 08:33

    利用Multi-Die設計的AI數據中心芯片對40G UCIe IP的需求

    ,我們估計需要6000到8000個A100 GPU歷時長達個月才能完成訓練任務。”不斷提高的HPC和AI計算性能要求正在推動Multi-Die設計的部署,將多個異構或同構裸片集成到
    的頭像 發表于 01-09 10:10 ?1126次閱讀
    利用<b class='flag-5'>Multi-Die</b>設計的AI數據中心芯片對40G <b class='flag-5'>UCIe</b> IP的需求

    安靠智電入選“一路”建設經典案例

    近日,江蘇安靠智電股份有限公司(簡稱“安靠智電”)憑借其卓越的技術創新和海外市場拓展能力,成功入選由絲路規劃研究中心精心編制的“一路”建設經典案例,成為民營電力裝備企業中的唯代表。 此次入選
    的頭像 發表于 01-07 14:58 ?464次閱讀

    DAC7724為什么會壞一路而不是全部壞呢?

    請教下DAC7724芯片會什么會壞一路啊 而不是全部壞呢 很困擾這個芯片最近老發生此類問題
    發表于 12-30 06:17

    晟聯科UCIe+SerDes方案塑造高性能計算(HPC)新未來

    Semiconductor Trade Statistics UCIe+SerDes對大算力芯片的價值 目前,基于UCIeMulti-Die Chiplet是實現More than Moore的重要手段,結合先進的2.5D和
    的頭像 發表于 12-25 10:17 ?768次閱讀
    晟聯科<b class='flag-5'>UCIe</b>+SerDes方案塑造高性能計算(HPC)新未來

    DS90UB948軟件能控制LVDS信號的幅度,為什么軟件調控過后,只有一路的幅度能增大,另外一路沒變化?

    DS90UB948軟件能控制LVDS信號的幅度,但是為什么軟件調控過后,只有一路的幅度能增大,另外一路沒變化,求解釋
    發表于 12-20 06:19

    新思科技Multi-Die系統如何滿足現代計算需求

    的處理需求。為此,我們不斷創新工程技術,Multi-Die系統也應運而生。這種在單封裝中實現異構集成的技術突破,不僅帶來了更優越的系統功耗和性能,還提高了產品良率,加速了更多
    的頭像 發表于 12-19 10:34 ?615次閱讀

    AIC3254使用一路mic輸入不使用mono mixer時音量要低很多,為什么?怎么解決?

    兩個mic輸入,用mono mixer把兩輸入合成一路,再用split分開兩輸出。 這樣輸出的聲音較之前使用一路mic輸入不使用mono mixer時音量要低很多,這是為什么呢?
    發表于 11-05 06:22

    PCM1864EVM有8音頻輸入,可以同時得到這8的每一路信號嗎?

    1)PCM1864EVM 有8音頻輸入,可以同時得到這8的每一路信號嗎?如果不能最多能得到幾路? 2)PCM1864EVM 的USB插到計算機上,設置為mode2模式 僅有2
    發表于 10-28 06:35

    運算放大器,芯片電阻電容之類的都樣,一路能放大信號,另一路就不能,為什么?

    運算放大器,芯片電阻電容之類的都樣,但是一路能放大信號,另一路就不能,這可能使什么原因
    發表于 09-23 07:08