集微網(wǎng)消息,1月15日,清華大學(xué)集成電路學(xué)院集成電路高精尖創(chuàng)新中心主辦的第七屆未來(lái)芯片論壇上,中國(guó)工程院院士、浙江大學(xué)微納電子學(xué)院院長(zhǎng)吳漢明教授指出,集成電路產(chǎn)業(yè)以工科為主,由科學(xué)催生工程文化發(fā)展,現(xiàn)階段國(guó)內(nèi)亟待加強(qiáng)工程文化的建設(shè),后摩爾時(shí)代為卓越工程師成長(zhǎng)提供了絕好機(jī)遇。
吳漢明表示,隨著工藝進(jìn)步越來(lái)越無(wú)法支撐算力增長(zhǎng)的需求,后摩爾時(shí)代半導(dǎo)體技術(shù)演進(jìn)朝著四個(gè)方向發(fā)展,主流技術(shù)挑戰(zhàn)均面臨著更高的晶體管密度及更多架構(gòu)、更多的存儲(chǔ)類(lèi)型、更緊密的系統(tǒng)集成(Chiplet微納尺度集成封裝)、先進(jìn)的EDA工具(提供點(diǎn)到點(diǎn)的優(yōu)化)等。
事實(shí)上,當(dāng)前國(guó)內(nèi)高校有很多半導(dǎo)體前沿領(lǐng)域的研究成果,但是真正實(shí)現(xiàn)產(chǎn)業(yè)化的非常少。
吳漢明認(rèn)為芯片制造技術(shù)成果轉(zhuǎn)化的特點(diǎn)主要有兩個(gè),一是轉(zhuǎn)讓,是將技術(shù)成熟、可以在生產(chǎn)上直接應(yīng)用的成果,在其使用范圍內(nèi)加以應(yīng)用和推廣,擴(kuò)大生產(chǎn)規(guī)模;二是轉(zhuǎn)化,將實(shí)驗(yàn)室去的的初試成果進(jìn)行研究開(kāi)發(fā)和中間試驗(yàn),使之成為生產(chǎn)上可以直接采用的成熟技術(shù),實(shí)現(xiàn)大生產(chǎn)。
“在后摩爾時(shí)代碎片化的市場(chǎng)下,芯片制造成果轉(zhuǎn)化的核心是演示生產(chǎn)可行性,也就是中試環(huán)節(jié)驗(yàn)證。可以說(shuō),缺少中試的技術(shù)轉(zhuǎn)化難以生產(chǎn)化。”他強(qiáng)調(diào)。
為此,浙江大學(xué)在2021年7月建成了一條55納米中試平臺(tái),并已實(shí)現(xiàn)了55納米SRAM的AA、Poly/CT、銅互連多項(xiàng)技術(shù)以及器件性能對(duì)標(biāo)國(guó)內(nèi)先進(jìn)工藝水平,在晶圓級(jí)Chiplet方面也可以提供成套工藝技術(shù)支持。
隨著Chiplet成為大勢(shì)所趨,吳漢明指出在該領(lǐng)域面臨諸多技術(shù)挑戰(zhàn),包括基于55納米的嵌入式硅橋(EMIB)設(shè)計(jì)、制造與芯粒組裝;基于55納米的有源硅轉(zhuǎn)接板的設(shè)計(jì)、制造與芯片組裝;面向Chiplet、大芯片設(shè)計(jì)的EDA點(diǎn)工具;晶圓級(jí)芯粒系統(tǒng)(大芯片設(shè)計(jì)):類(lèi)腦芯片、存算一體芯片、依辛計(jì)算芯片、DPU芯片等等。
在上述方面浙江大學(xué)團(tuán)隊(duì)計(jì)劃與封裝企業(yè)、清華大學(xué)等展開(kāi)合作。
“中試平臺(tái)的使命是卓越工程師的培養(yǎng)、推動(dòng)成果轉(zhuǎn)化。”吳漢明強(qiáng)調(diào),“構(gòu)建以集成電路產(chǎn)業(yè)鏈為核心的創(chuàng)新網(wǎng)絡(luò),提供科研成果的產(chǎn)業(yè)會(huì)驗(yàn)證平臺(tái),打通產(chǎn)業(yè)鏈與創(chuàng)新鏈。”
“我們的集成電路面臨的問(wèn)題,是對(duì)工程文化的忽視。”他指出。針對(duì)科學(xué)導(dǎo)向偏重的問(wèn)題,吳漢明舉例道,從原始創(chuàng)新的角度講,中國(guó)在1958年就研究出了第一塊硅單晶,比美國(guó)晚6年,比日本早2年。當(dāng)時(shí)國(guó)家雖然窮,但該項(xiàng)科研突破仍然排在世界前列。
隨著以產(chǎn)能增加為標(biāo)志的產(chǎn)業(yè)發(fā)展,中國(guó)與其他國(guó)家的距離逐漸被拉開(kāi),這就是一個(gè)典型的僅僅依靠科學(xué)導(dǎo)向、忽視工程科學(xué)的結(jié)果。“我們國(guó)家在半導(dǎo)體領(lǐng)域的起步并不晚,但是差距拉開(kāi)一個(gè)關(guān)鍵原因是忽視工程文化的建設(shè)。芯片制造不是科學(xué)原理需要突破的問(wèn)題,科學(xué)原創(chuàng)問(wèn)題少之又少,而是體系化、系統(tǒng)性工程技術(shù)突破的問(wèn)題。”
芯片制造是工程,也是藝術(shù),在制造過(guò)程中要求全方位的卓越,工藝幾乎達(dá)到人類(lèi)生產(chǎn)技術(shù)的極限。集成電路產(chǎn)業(yè)鏈的復(fù)雜性,要求人才培養(yǎng)需從學(xué)科分布到專業(yè)設(shè)計(jì)進(jìn)行科學(xué)、系統(tǒng)規(guī)劃。
為此,吳漢明呼吁,盡快建設(shè)科教協(xié)調(diào)、產(chǎn)教融合、以人才培養(yǎng)為核心的集成電路制造領(lǐng)域協(xié)同創(chuàng)新公共平臺(tái),避免工科理科化。加強(qiáng)工程教育、加強(qiáng)技術(shù)成果轉(zhuǎn)化和培養(yǎng)大批卓越工程師和實(shí)踐經(jīng)驗(yàn)的技術(shù)人員,在真實(shí)的實(shí)踐中能夠造就工程師獨(dú)特的工程哲理和專業(yè)精神。
審核編輯 :李倩
-
集成電路
+關(guān)注
關(guān)注
5420文章
11955瀏覽量
367215 -
eda
+關(guān)注
關(guān)注
71文章
2893瀏覽量
176503 -
芯片制造
+關(guān)注
關(guān)注
10文章
677瀏覽量
29535
原文標(biāo)題:中國(guó)工程院院士:國(guó)內(nèi)集成電路面臨的問(wèn)題是對(duì)工程文化的忽視
文章出處:【微信號(hào):quanxin100,微信公眾號(hào):全芯時(shí)代】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
電機(jī)控制專用集成電路PDF版
中國(guó)集成電路大全 接口集成電路
硅集成電路技術(shù)的優(yōu)勢(shì)與挑戰(zhàn)

集成電路為什么要封膠?

數(shù)字集成電路 Verilog 熟悉vivado FPGA微電子、電子工程
喆塔科技與國(guó)家級(jí)創(chuàng)新中心共建高性能集成電路數(shù)智化聯(lián)合工程中心
ASIC集成電路與通用芯片的比較
集成電路測(cè)試方法與工具
“中國(guó)芯”產(chǎn)業(yè)的十年歷程和國(guó)內(nèi)集成電路區(qū)域發(fā)展研究(下篇)

評(píng)論