女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在 FPGA 上實(shí)施 AI/ML 的選項(xiàng)

李晶 ? 2022-12-28 09:51 ? 次閱讀

現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 以加速人工智能/機(jī)器學(xué)習(xí)應(yīng)用而聞名,但它是如何在 FPGA 中實(shí)現(xiàn)的,有哪些不同的方法?讓我們探索工程師的設(shè)計(jì)空間。

人工智能 (AI) 是云和邊緣應(yīng)用程序中的熱門(mén)話題。在許多情況下,人工智能可以實(shí)現(xiàn)更安全、更高效和安全的系統(tǒng)。人工智能已經(jīng)存在很長(zhǎng)時(shí)間了,它于 1956 年由約翰·麥卡錫 (John McCarthy) 在第一次人工智能會(huì)議召開(kāi)時(shí)首次使用。雖然幾十年來(lái)進(jìn)行了大量研究,但僅在最近 5 到 10 年,人工智能系統(tǒng)才從實(shí)驗(yàn)室和研究轉(zhuǎn)移到產(chǎn)品路線圖和產(chǎn)品中。

在云和邊緣環(huán)境中,部署最廣泛的 AI 形式之一是機(jī)器學(xué)習(xí) (ML)。機(jī)器學(xué)習(xí)是對(duì)計(jì)算機(jī)算法的研究,它允許計(jì)算機(jī)程序通過(guò)經(jīng)驗(yàn)自動(dòng)改進(jìn)。這方面的一個(gè)例子是為 ML 網(wǎng)絡(luò)提供帶有標(biāo)簽的圖像數(shù)據(jù)集。機(jī)器學(xué)習(xí)算法識(shí)別圖像的特征和元素,以便在輸入新的未標(biāo)記的、以前未見(jiàn)過(guò)的圖像時(shí),ML 算法確定圖像包含任何已學(xué)習(xí)特征和元素的可能性。可以訓(xùn)練此類 ML 算法來(lái)檢測(cè)圖像中的對(duì)象、處理語(yǔ)音中的關(guān)鍵字以及分析傳感器數(shù)據(jù)的異常情況。典型應(yīng)用包括視覺(jué)引導(dǎo)機(jī)器人、車輛自主操作以及工業(yè)和安全關(guān)鍵系統(tǒng)的預(yù)測(cè)。

因此,ML 學(xué)習(xí)算法分為兩個(gè)要素,第一個(gè)是針對(duì)訓(xùn)練數(shù)據(jù)集對(duì)網(wǎng)絡(luò)進(jìn)行訓(xùn)練。第二個(gè)是訓(xùn)練網(wǎng)絡(luò)領(lǐng)域的部署,這些元素分別稱為訓(xùn)練和推理。訓(xùn)練準(zhǔn)確的模型需要一個(gè)帶標(biāo)簽的大型數(shù)據(jù)集,并且通常在基于云的 GPU 上執(zhí)行以加速訓(xùn)練過(guò)程。設(shè)計(jì)工程師可以跨從 MCU 到 GPU 和 FPGA 的一系列技術(shù)部署訓(xùn)練有素的網(wǎng)絡(luò)。

在 FPGA 中嵌入 AI

幾個(gè)非常流行的框架——Caffe、TensorFlow。和 Pytorch——幫助訓(xùn)練和部署 AI/ML 系統(tǒng)。這些框架用于網(wǎng)絡(luò)定義、訓(xùn)練和推理。

許多基于邊緣的人工智能系統(tǒng)的關(guān)鍵要素之一是能夠在確定的時(shí)間范圍內(nèi)執(zhí)行推理。例如,自動(dòng)駕駛汽車必須快速檢測(cè)車輛、障礙物和行人以防止碰撞。這需要一個(gè)既響應(yīng)又確定的解決方案,響應(yīng)是因?yàn)閭鞲衅鲾?shù)據(jù)必須以最小延遲快速處理,確定是因?yàn)槊總€(gè)輸入的響應(yīng)時(shí)間必須相同并且不依賴于系統(tǒng)操作條件或資源使用,例如,使用共享 DDR 內(nèi)存會(huì)減慢響應(yīng)時(shí)間。

由于響應(yīng)性和確定性的要求,基于邊緣的解決方案的開(kāi)發(fā)人員通常以 FPGA 或基于異構(gòu) SoC 的解決方案為目標(biāo)。這些為開(kāi)發(fā)人員提供了可編程邏輯,是實(shí)現(xiàn)機(jī)器學(xué)習(xí)網(wǎng)絡(luò)的理想選擇,因?yàn)樗牟⑿刑匦灾С猪憫?yīng)式應(yīng)用程序和非常確定的解決方案。

在可編程邏輯中實(shí)現(xiàn) ML 推理時(shí),可以采用兩種方法。在使用浮點(diǎn)數(shù)學(xué)開(kāi)發(fā)和訓(xùn)練神經(jīng)網(wǎng)絡(luò)時(shí),無(wú)論采用哪種方法,F(xiàn)PGA 或異構(gòu) SoC 中的實(shí)現(xiàn)通常都使用定點(diǎn)實(shí)現(xiàn)。從浮點(diǎn)數(shù)到定點(diǎn)數(shù)的轉(zhuǎn)換過(guò)程稱為量化,推理精度會(huì)略有下降;然而,對(duì)于大多數(shù)應(yīng)用程序,可以使用量化的權(quán)重和激活來(lái)執(zhí)行額外的訓(xùn)練以恢復(fù)準(zhǔn)確性。

第一種方法直接在可編程邏輯中實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)。為推理訓(xùn)練的權(quán)重被加載到網(wǎng)絡(luò)中。這可以在運(yùn)行時(shí)或在設(shè)計(jì)的編譯/綜合期間實(shí)現(xiàn)。

這些神經(jīng)網(wǎng)絡(luò)的一個(gè)例子是 AMD-Xilinx FINN 網(wǎng)絡(luò),它可用于在 FPGA 中實(shí)現(xiàn)量化神經(jīng)網(wǎng)絡(luò)。這些量化神經(jīng)網(wǎng)絡(luò)被實(shí)現(xiàn)為具有二進(jìn)制權(quán)重和兩位激活的量化神經(jīng)網(wǎng)絡(luò)。

有了量化神經(jīng)網(wǎng)絡(luò),神經(jīng)網(wǎng)絡(luò)可以在 FPGA 中實(shí)現(xiàn),資源更少,因?yàn)椴恍枰獠?DDR 或 SoC 支持。使該方法成為空間、組件和成本非常寶貴的受限開(kāi)發(fā)的理想選擇。雖然它需要更多的專業(yè)知識(shí)才能集成到整體解決方案中,但它可能非常有效。可能使用此類方法的典型示例可能是工業(yè)機(jī)械的預(yù)測(cè),例如軸承磨損或振動(dòng)等。

在 FPGA 邏輯中使用神經(jīng)網(wǎng)絡(luò)直接實(shí)現(xiàn)的替代方法是使用高度專業(yè)化的神經(jīng)網(wǎng)絡(luò)加速器。神經(jīng)網(wǎng)絡(luò)加速器在可編程邏輯中實(shí)現(xiàn),并與具有高帶寬鏈路的 DDR 存儲(chǔ)器以及異構(gòu) SoC 中的專用處理器緊密耦合

在使用神經(jīng)網(wǎng)絡(luò)加速器的應(yīng)用程序中,它們由軟件應(yīng)用程序提供網(wǎng)絡(luò)和權(quán)重/激活和偏差。因此,這使得 ML 推理更容易集成到整個(gè)應(yīng)用程序中。神經(jīng)網(wǎng)絡(luò)加速器的一個(gè)例子是 AMD-Xilinx 深度學(xué)習(xí)單元,它可以與 Pytorch、Caffe 和 TensorFlow 中定義的網(wǎng)絡(luò)一起工作,并為應(yīng)用程序執(zhí)行所有量化、再訓(xùn)練和程序生成。這樣可以更輕松地集成到正在開(kāi)發(fā)的應(yīng)用程序中。這種方法的典型應(yīng)用是基于視覺(jué)的高性能應(yīng)用,例如視覺(jué)引導(dǎo)機(jī)器人、智能城市解決方案,當(dāng)然還有提高汽車 SAE 自主水平。

最高的準(zhǔn)確性和性能來(lái)自于使用專門(mén)的神經(jīng)網(wǎng)絡(luò)加速器,并且易于集成通常提供更好的整體解決方案。因此,這種方法被多家供應(yīng)商用于他們的 AI 解決方案。這種方法更容易與更高級(jí)別的軟件框架和抽象堆棧集成,這是利用整體性能的關(guān)鍵,因?yàn)?AI 通常只是整體解決方案的一小部分(但很重要)。

最后的想法

很多時(shí)候,選擇哪種解決方案取決于最終應(yīng)用,即使 AI 可能是主要的營(yíng)銷元素。在現(xiàn)實(shí)世界中,人工智能通常只是整個(gè)解決方案的一小部分,因?yàn)閭鞲衅?a target="_blank">接口、預(yù)處理、執(zhí)行器驅(qū)動(dòng)和構(gòu)成解決方案的其他元素也會(huì)有自己的限制和要求。

可編程邏輯使開(kāi)發(fā)人員能夠構(gòu)建具有響應(yīng)性和確定性的 AI/ML 解決方案。通過(guò)將這些解決方案與行業(yè)標(biāo)準(zhǔn)框架相結(jié)合,開(kāi)發(fā)人員可以使云和邊緣 AI/ML 應(yīng)用程序更安全、更高效、更安全。

審核編輯黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21954

    瀏覽量

    614001
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    NanoEdge AI Studio 面向STM32開(kāi)發(fā)人員機(jī)器學(xué)習(xí)(ML)技術(shù)

    NanoEdge? AI Studio*(NanoEdgeAIStudio)是一種新型機(jī)器學(xué)習(xí)(ML)技術(shù),可以讓終端用戶輕松享有真正的創(chuàng)新成果。只需幾步,開(kāi)發(fā)人員便可基于最少量的數(shù)據(jù)為其項(xiàng)目創(chuàng)建
    的頭像 發(fā)表于 04-22 11:09 ?450次閱讀
    NanoEdge <b class='flag-5'>AI</b> Studio 面向STM32開(kāi)發(fā)人員機(jī)器學(xué)習(xí)(<b class='flag-5'>ML</b>)技術(shù)

    AIML如何重塑電子制造業(yè)

    隨著工業(yè)4.0的到來(lái),人工智能(AI)和機(jī)器學(xué)習(xí)(ML)不僅僅是流行詞,它們正在重塑制造業(yè)。這場(chǎng)科技的浪潮,特別在電子制造領(lǐng)域,帶來(lái)了令人驚嘆的突破和機(jī)遇。以數(shù)據(jù)驅(qū)動(dòng)決策,以人為本理念的推動(dòng)下,先進(jìn)的制造技術(shù)使電子制造業(yè)正變得
    的頭像 發(fā)表于 04-17 14:49 ?283次閱讀

    Nordic nRF54 系列芯片:開(kāi)啟 AI 與物聯(lián)網(wǎng)新時(shí)代?

    系列無(wú)線 SoC 更是樹(shù)立了新的行業(yè)標(biāo)桿。這一系列產(chǎn)品效率、處理能力和設(shè)計(jì)選項(xiàng)實(shí)現(xiàn)了顯著提升,以滿足不斷增長(zhǎng)的低功耗藍(lán)牙和物聯(lián)網(wǎng)應(yīng)用需求。nRF54L 系列的三款器件將 2.4 GHz 無(wú)線電
    發(fā)表于 04-01 00:18

    Raspberry Pi Pico 2 實(shí)現(xiàn):實(shí)時(shí)機(jī)器學(xué)習(xí)(ML)音頻噪音抑制功能

    Arm公司的首席軟件工程師SandeepMistry為我們展示了一種全新的巧妙方法:RaspberryPiPico2如何將音頻噪音抑制應(yīng)用于麥克風(fēng)輸入。機(jī)器學(xué)習(xí)(ML)技術(shù)徹底改變了許多軟件應(yīng)用
    的頭像 發(fā)表于 03-25 09:46 ?260次閱讀
    Raspberry Pi Pico 2 <b class='flag-5'>上</b>實(shí)現(xiàn):實(shí)時(shí)機(jī)器學(xué)習(xí)(<b class='flag-5'>ML</b>)音頻噪音抑制功能

    FPGA+AI王炸組合如何重塑未來(lái)世界:看看DeepSeek東方神秘力量如何預(yù)測(cè)......

    功能模塊,如AI引擎、可變精度DSP。 ? 靈活性:FPGA可以系統(tǒng)運(yùn)行中重新編程,實(shí)現(xiàn)功能的動(dòng)態(tài)重構(gòu)。 ? 低功耗:與ASIC相比,FPGA
    發(fā)表于 03-03 11:21

    當(dāng)我問(wèn)DeepSeek AI爆發(fā)時(shí)代的FPGA是否重要?答案是......

    資源浪費(fèi)。例如,深度學(xué)習(xí)模型推理階段,FPGA可以針對(duì)特定的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)進(jìn)行硬件加速,提高推理速度。 3.支持邊緣計(jì)算與實(shí)時(shí)應(yīng)用 ? 邊緣計(jì)算:隨著物聯(lián)網(wǎng)的發(fā)展,越來(lái)越多的AI任務(wù)需要在邊緣設(shè)備
    發(fā)表于 02-19 13:55

    AI芯片的應(yīng)用:革新設(shè)計(jì)與功能

    AI芯片的應(yīng)用正在深刻改變著芯片設(shè)計(jì)、制造和應(yīng)用的全過(guò)程。未來(lái),隨著AI技術(shù)的不斷進(jìn)步和應(yīng)用場(chǎng)景的不斷拓展,AI芯片將成為推動(dòng)科技發(fā)展的
    的頭像 發(fā)表于 02-17 16:09 ?459次閱讀

    SPEC ML基準(zhǔn)測(cè)試新增模算效率指標(biāo)

    近日,國(guó)際標(biāo)準(zhǔn)性能評(píng)估組織SPEC宣布了AI基準(zhǔn)測(cè)試SPEC ML的最新進(jìn)展。此次更新標(biāo)志著SPEC ML基準(zhǔn)測(cè)試面向不同AI負(fù)載下的軟硬
    的頭像 發(fā)表于 01-15 14:28 ?436次閱讀

    FPGAAI方面有哪些應(yīng)用

    提供了強(qiáng)有力的支持。 一、FPGA 深度學(xué)習(xí)中的應(yīng)用 深度學(xué)習(xí)是 AI 的重要分支,涉及海量的數(shù)據(jù)運(yùn)算。FPGA 能夠針對(duì)深度學(xué)習(xí)算法中的卷積、池化等核心運(yùn)算進(jìn)行硬件加速優(yōu)化。例如,
    的頭像 發(fā)表于 01-06 17:37 ?1171次閱讀

    AI編程工業(yè)自動(dòng)化設(shè)備應(yīng)用趨勢(shì)

    ? ? ? AI編程工業(yè)設(shè)備的應(yīng)用已經(jīng)逐漸成為一種趨勢(shì),其強(qiáng)大的數(shù)據(jù)處理、分析和預(yù)測(cè)能力為工業(yè)生產(chǎn)帶來(lái)了革命性的變化。隨著技術(shù)的不斷進(jìn)步和創(chuàng)新應(yīng)用場(chǎng)景的日益豐富,AI編程
    的頭像 發(fā)表于 12-19 07:38 ?799次閱讀

    新思科技Foundation IP:AI芯片低功耗設(shè)計(jì)必選項(xiàng)

    ? ? ?? 人工智能(AI)近年來(lái)已廣泛應(yīng)用,并迅速成為一項(xiàng)具有變革性的技術(shù)。AI依托于機(jī)器學(xué)習(xí)(ML)算法,而這些算法需要強(qiáng)大的計(jì)算能力。傳統(tǒng),開(kāi)發(fā)者們依賴圖形處理器(GPU)來(lái)
    的頭像 發(fā)表于 11-29 11:46 ?1127次閱讀
    新思科技Foundation IP:<b class='flag-5'>AI</b>芯片低功耗設(shè)計(jì)必<b class='flag-5'>選項(xiàng)</b>

    AIML和數(shù)字孿生模型建立可信數(shù)據(jù)

    在當(dāng)今數(shù)據(jù)驅(qū)動(dòng)的世界中,人工智能(AI)、機(jī)器學(xué)習(xí)(ML)和數(shù)字孿生技術(shù)正在深刻改變行業(yè)、流程和企業(yè)運(yùn)營(yíng)環(huán)境。每天產(chǎn)生的超過(guò)3.28億TB數(shù)據(jù)已成為新“石油”——為下一代數(shù)字系統(tǒng)提供所需的能源。
    的頭像 發(fā)表于 09-30 10:23 ?495次閱讀

    芯科科技前沿的MCU+AI/ML開(kāi)發(fā)工具解決方案

    人工智能(AI)和機(jī)器學(xué)習(xí)(ML)是使系統(tǒng)能夠從數(shù)據(jù)中學(xué)習(xí),進(jìn)行推斷并隨著時(shí)間的推移提高其性能的關(guān)鍵技術(shù)。這些技術(shù)通常用于大型數(shù)據(jù)中心和功能強(qiáng)大的GPU,但是將它們部署資源有限的設(shè)備(如微控制器MCU)
    的頭像 發(fā)表于 08-20 11:38 ?980次閱讀

    使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

    使用 PYNQ 可以輕松 FPGA 實(shí)現(xiàn)加速 AI/ML,而無(wú)需編寫(xiě)一行 HDL!讓我們看看如何做到這一點(diǎn)。
    的頭像 發(fā)表于 08-05 17:15 ?957次閱讀
    使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

    FPGA集群實(shí)現(xiàn)高級(jí)并行編程

    今天我們看的這篇論文介紹了FPGA集群實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備
    的頭像 發(fā)表于 07-24 14:54 ?1747次閱讀