女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程

傅里葉的貓 ? 來(lái)源: 傅里葉的貓 ? 2024-07-24 14:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天我們看的這篇論文介紹了在多FPGA集群上實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備上擴(kuò)展高性能計(jì)算(HPC)應(yīng)用。

背景

該論文的研究背景集中在解決高性能計(jì)算(HPC)領(lǐng)域中利用現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行并行計(jì)算的挑戰(zhàn)。由于FPGA在HPC領(lǐng)域相對(duì)新穎,尚未形成一個(gè)成熟的生態(tài)系統(tǒng),能夠方便非FPGA專家在多個(gè)FPGA設(shè)備上擴(kuò)展并行應(yīng)用程序。論文指出,盡管FPGA具備高性能計(jì)算潛力,但在實(shí)際應(yīng)用中,缺乏一種有效的方法讓非專業(yè)人士能夠輕松地利用FPGA的并行處理能力。

FPGA在HPC領(lǐng)域的新興地位:FPGA技術(shù)在HPC中尚未得到充分開(kāi)發(fā),尤其是在構(gòu)建大規(guī)模并行計(jì)算環(huán)境方面。

并行編程的復(fù)雜性:直接編程FPGA通常需要深入的硬件知識(shí),這對(duì)非FPGA工程師來(lái)說(shuō)是一個(gè)重大障礙。

缺乏成熟的工具和平臺(tái):與傳統(tǒng)的CPUGPU相比,用于FPGA的編程工具和平臺(tái)不夠成熟,難以支持大規(guī)模的并行應(yīng)用開(kāi)發(fā)。

基于上述背景,論文旨在開(kāi)發(fā)一種更友好的編程模型和平臺(tái),使得非FPGA工程師也能利用FPGA的并行計(jì)算能力,特別是在多FPGA集群的環(huán)境下。這涉及到創(chuàng)建一個(gè)支持消息傳遞接口(MPI)風(fēng)格通信的軟件堆棧,以及一個(gè)能夠跨多臺(tái)FPGA設(shè)備進(jìn)行高效并行計(jì)算的編程環(huán)境。此外,論文還提到了評(píng)估這一新環(huán)境的性能和效率,特別是在與傳統(tǒng)超級(jí)計(jì)算機(jī)的比較中,特別是在能耗比方面。

FPGA design

論文中關(guān)于FPGA設(shè)計(jì)的部分描述了一個(gè)高度優(yōu)化的架構(gòu),旨在促進(jìn)高級(jí)并行編程在多FPGA集群上的實(shí)現(xiàn)。

設(shè)計(jì)組成

用戶應(yīng)用:這部分包含High-Level Synthesis (HLS) 加速器和運(yùn)行時(shí),它們與FPGA的High Bandwidth Memory (HBM) 和以太網(wǎng)開(kāi)關(guān)接口進(jìn)行交互。

以太網(wǎng)子系統(tǒng):這個(gè)子系統(tǒng)負(fù)責(zé)處理以太網(wǎng)頭信息和尋址系統(tǒng),為應(yīng)用程序提供一個(gè)簡(jiǎn)單的流式接口,用于發(fā)送和接收網(wǎng)絡(luò)消息。

用戶應(yīng)用與內(nèi)存互聯(lián)

設(shè)計(jì)中包括POM運(yùn)行時(shí)(Pico OmpSs Manager),HLS加速器,以及與內(nèi)存的互聯(lián)機(jī)制。

OMPIF運(yùn)行時(shí)被添加到設(shè)計(jì)中,它連接到以太網(wǎng)接口,允許消息發(fā)送者接收來(lái)自POM的任務(wù),并處理用戶傳遞的參數(shù)。

通信架構(gòu)

9372d9d4-47c7-11ef-b8af-92fbcf53809c.png

每個(gè)FPGA有兩個(gè)QSFP28端口,其中一個(gè)連接到以太網(wǎng)交換機(jī),另一個(gè)連接到鄰近的FPGA,但設(shè)計(jì)依賴于與交換機(jī)相連的端口,以實(shí)現(xiàn)整個(gè)集群的完全連通性。

自動(dòng)化設(shè)計(jì)生成

FPGA設(shè)計(jì)和架構(gòu)可以自動(dòng)由Accelerator Integrator Tool (AIT)生成,該工具只需用戶HLS代碼作為輸入。

AIT是OmpSs@FPGA框架的一部分,框架還包括Xtasks庫(kù)和Nanos6運(yùn)行時(shí),用于處理FPGA設(shè)置、管理和通信。

以太網(wǎng)接口的抽象層

為了使用以太網(wǎng)接口,設(shè)計(jì)中加入了一個(gè)抽象層,它簡(jiǎn)化了網(wǎng)絡(luò)消息的發(fā)送和接收,使應(yīng)用程序無(wú)需關(guān)心底層以太網(wǎng)協(xié)議細(xì)節(jié)。

HBM使用

FPGA設(shè)計(jì)充分利用HBM,這是現(xiàn)代FPGA提供的一種高速存儲(chǔ)解決方案,可以顯著提高數(shù)據(jù)吞吐量和訪問(wèn)速度。

硬件與軟件協(xié)同

硬件設(shè)計(jì)與軟件棧緊密配合,使得用戶可以專注于編寫基于任務(wù)和消息傳遞的高級(jí)并行代碼,而低級(jí)別的細(xì)節(jié)(如以太網(wǎng)、PCIe和JTAG管理)則對(duì)程序員透明。

93bf16e6-47c7-11ef-b8af-92fbcf53809c.png

SOFTWARE STACK

論文中描述的軟件堆棧是為了使多FPGA集群的管理與使用更加高效和便捷,特別是對(duì)于那些基于高級(jí)并行編程模型的應(yīng)用程序。

Xtasks遠(yuǎn)程支持

Xtasks庫(kù)是OmpSs@FPGA框架的一部分,用于卸載任務(wù)到FPGA加速器,并在FPGA和主機(jī)內(nèi)存之間復(fù)制數(shù)據(jù)。

新增了對(duì)遠(yuǎn)程FPGA節(jié)點(diǎn)的支持,這通過(guò)Xtasks遠(yuǎn)程實(shí)現(xiàn),它能描述集群中所有FPGA節(jié)點(diǎn),無(wú)論本地還是遠(yuǎn)程,以及一個(gè)名為Xtasks服務(wù)器的應(yīng)用程序。

這種改進(jìn)使得從單個(gè)CPU服務(wù)器可以管理整個(gè)FPGA集群,無(wú)論是通過(guò)本地PCIe還是通過(guò)網(wǎng)絡(luò)。

Nanos6運(yùn)行時(shí)

Nanos6運(yùn)行時(shí)用于分析任務(wù)依賴性和調(diào)度可并行執(zhí)行的任務(wù),它是OmpSs-2任務(wù)基礎(chǔ)編程模型的核心。

在FPGA上下文中,Nanos6運(yùn)行時(shí)通過(guò)Xtasks庫(kù)管理FPGA的設(shè)置、任務(wù)調(diào)度和通信。

OMPIF集成

OMPIF(Open MPI over FPGA)是一種通信協(xié)議,允許類似MPI(Message Passing Interface)的通信模式在FPGA上運(yùn)行。

這一集成使得C/C++代碼能夠在FPGA上運(yùn)行,并且能夠調(diào)用類似于MPI_Send/Recv的功能,通過(guò)MEEP集群的100Gb以太網(wǎng)網(wǎng)絡(luò)進(jìn)行消息傳遞。

MEEP Manager

提供了一個(gè)統(tǒng)一的界面來(lái)管理FPGA集群,包括加載位流、配置設(shè)備和傳輸數(shù)據(jù)到遠(yuǎn)程CPU節(jié)點(diǎn)所托管的FPGAs。

自動(dòng)化工具

Accelerator Integrator Tool (AIT)用于自動(dòng)生成FPGA設(shè)計(jì)和架構(gòu),只需要用戶提供的HLS代碼作為輸入。

整體而言,軟件堆棧提供了一套完整的解決方案,使得非FPGA工程師也能夠利用多FPGA集群來(lái)擴(kuò)展他們的應(yīng)用,同時(shí)避免了與低級(jí)別硬件交互相關(guān)的復(fù)雜性。通過(guò)這一堆棧,程序員可以專注于編寫基于任務(wù)和消息傳遞的高級(jí)并行代碼,而無(wú)需擔(dān)心底層的以太網(wǎng)、PCIe或JTAG管理等技術(shù)細(xì)節(jié)。此外,堆棧還提供了對(duì)遠(yuǎn)程FPGA節(jié)點(diǎn)的管理能力,從而增強(qiáng)了集群的靈活性和可擴(kuò)展性。

EVALUATION

在論文的評(píng)估(Evaluation)部分,作者們展示了他們構(gòu)建的多FPGA集群——Marenostrum Exascale Emulation Platform (MEEP)的性能,特別是在高帶寬通信和高性能計(jì)算(HPC)應(yīng)用方面。

帶寬測(cè)量

使用OMPIF (Open MPI over FPGA)在兩個(gè)FPGA之間測(cè)得的帶寬最高可達(dá)約4.5GB/s,當(dāng)數(shù)據(jù)量約為100MB時(shí)。

主機(jī)到FPGA以及反向的通信,包括本地(僅PCIe)和遠(yuǎn)程(PCIe+網(wǎng)絡(luò))的組合,顯示了不同的帶寬特性。在遠(yuǎn)程情況下,由于數(shù)據(jù)需要通過(guò)網(wǎng)絡(luò)傳輸,因此帶寬會(huì)受到顯著影響。

性能評(píng)估

對(duì)三個(gè)基準(zhǔn)測(cè)試進(jìn)行了評(píng)估:N-body模擬、Heat擴(kuò)散模擬(使用Gauss-Seidel求解器)和Cholesky分解。

N-body基準(zhǔn)測(cè)試使用了4194304個(gè)粒子和16個(gè)步驟,在64個(gè)FPGA上的表現(xiàn)接近理想,效率達(dá)到98%,達(dá)到每秒2.3G對(duì)力的計(jì)算。

Heat基準(zhǔn)測(cè)試展示了熱傳導(dǎo)在二維矩陣上的模擬,使用Gauss-Seidel方法計(jì)算每個(gè)位置的平均值。結(jié)果顯示,該應(yīng)用能夠有效利用FPGA資源,處理大量的依賴關(guān)系。

與HPC的比較

將MEEP集群的性能與MareNostrum 4超級(jí)計(jì)算機(jī)進(jìn)行了對(duì)比,發(fā)現(xiàn)在N-body和Heat基準(zhǔn)測(cè)試中,MEEP的性能功耗比分別提高了2.3倍和3.5倍。

93db3042-47c7-11ef-b8af-92fbcf53809c.png

這些結(jié)果表明,MEEP集群在處理大規(guī)模并行計(jì)算任務(wù)時(shí)具有顯著的優(yōu)勢(shì),尤其是在功耗效率方面。同時(shí),該評(píng)估證明了使用OMPIF和100Gb以太網(wǎng)網(wǎng)絡(luò)在FPGA集群間實(shí)現(xiàn)高速通信的可行性。通過(guò)使用先進(jìn)的硬件和優(yōu)化的軟件堆棧,研究人員能夠展示出FPGA集群在HPC領(lǐng)域的潛力,尤其是在要求高性能和高效率的應(yīng)用場(chǎng)景中。

93eecbc0-47c7-11ef-b8af-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618300
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    4944

    瀏覽量

    131220
  • 編程
    +關(guān)注

    關(guān)注

    88

    文章

    3689

    瀏覽量

    95242
  • HPC
    HPC
    +關(guān)注

    關(guān)注

    0

    文章

    333

    瀏覽量

    24326

原文標(biāo)題:多FPGA集群上的High-Level并行編程

文章出處:【微信號(hào):傅里葉的貓,微信公眾號(hào):傅里葉的貓】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA并行通道激勵(lì)信號(hào)產(chǎn)生模塊

    FPGA并行通道激勵(lì)信號(hào)產(chǎn)生模塊FPGA并行通道激勵(lì)信號(hào)產(chǎn)生模塊.docx
    發(fā)表于 08-11 10:35

    FPGA高級(jí)編程的書籍

    誰(shuí)有FPGA高級(jí)編程的書籍,非常感謝,現(xiàn)在遇到了一些問(wèn)題
    發(fā)表于 10-16 16:47

    基于FPGA控制的DSP并行處理系統(tǒng)

    DSP芯片組成并行處理系統(tǒng)。另外,為充分發(fā)揮 DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)及FPGA大數(shù)據(jù)量的底層算法的優(yōu)勢(shì),設(shè)計(jì)了一種基于FPGA
    發(fā)表于 05-21 05:00

    怎么實(shí)現(xiàn)FPGA為核心器件的并行通道信號(hào)產(chǎn)生模塊?

    本文以并行通道信號(hào)產(chǎn)生模型為依據(jù),設(shè)計(jì)并實(shí)現(xiàn)了以FPGA為核心器件的并行通道信號(hào)產(chǎn)生模塊,主
    發(fā)表于 04-29 06:17

    基于SMP集群的混合并行編程模型研究

    提出一種適用于SMP 集群的混合MPI+OpenMP 并行編程模型。該模型貼近于SMP 集群的體系結(jié)構(gòu)且綜合了消息傳遞和共享內(nèi)存2 種編程
    發(fā)表于 03-30 09:28 ?32次下載

    MPI并行程序設(shè)計(jì)的負(fù)載平衡實(shí)現(xiàn)方法

    MPI是目前集群系統(tǒng)中最重要的并行編程工具,它采用消息傳遞的方式實(shí)現(xiàn)并行程序間通信。MPI
    發(fā)表于 07-30 10:56 ?35次下載

    并行CRCFPGA實(shí)現(xiàn)研究

    循環(huán)冗余碼校驗(yàn) CRC (Cyclic Redundancy Check) 廣泛用于通訊領(lǐng)域和數(shù)據(jù)存儲(chǔ)的數(shù)據(jù)檢錯(cuò)。基于FPGA通訊領(lǐng)域和數(shù)據(jù)存儲(chǔ)的應(yīng)用越來(lái)越廣泛,CRC的編碼解碼模塊已經(jīng)是FPGA
    發(fā)表于 08-15 11:19 ?40次下載
    <b class='flag-5'>并行</b>CRC<b class='flag-5'>在</b><b class='flag-5'>FPGA</b><b class='flag-5'>上</b>的<b class='flag-5'>實(shí)現(xiàn)</b>研究

    FPGA實(shí)現(xiàn)CRC算法的程序

    Xilinx FPGA工程例子源碼:FPGA實(shí)現(xiàn)CRC算法的程序
    發(fā)表于 06-07 15:07 ?28次下載

    基于FPGADSP的總線并行處理器設(shè)計(jì)

    基于FPGADSP的總線并行處理器設(shè)計(jì)
    發(fā)表于 10-19 13:40 ?4次下載
    基于<b class='flag-5'>FPGA</b>和<b class='flag-5'>多</b>DSP的<b class='flag-5'>多</b>總線<b class='flag-5'>并行</b>處理器設(shè)計(jì)

    如何在工程應(yīng)用中合理采用并行編程技術(shù)

    (COTS)計(jì)算機(jī)集群的日益普及。 直至最近,尚無(wú)商業(yè)高級(jí)工具可以支持針對(duì)高性能系統(tǒng)的科學(xué)計(jì)算應(yīng)用程序的開(kāi)發(fā)。并行編程是一門深?yuàn)W的技術(shù),只有那些旨在通過(guò)利用自定義設(shè)置和低級(jí)庫(kù)以及通過(guò)為
    發(fā)表于 12-02 09:49 ?534次閱讀
     如何在工程應(yīng)用中合理采用<b class='flag-5'>并行</b><b class='flag-5'>編程</b>技術(shù)

    如何使用OpenCL輕松實(shí)現(xiàn)FPGA應(yīng)用編程

    實(shí)現(xiàn)這一編程思想的轉(zhuǎn)變,是因?yàn)?FPGA 借助 OpenCL 實(shí)現(xiàn)編程,程序員只需要通過(guò) C/C++ 添加適當(dāng)?shù)?pragma 就能
    發(fā)表于 07-16 17:58 ?6931次閱讀
    如何使用OpenCL輕松<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>FPGA</b>應(yīng)用<b class='flag-5'>編程</b>

    如何使用FPGA實(shí)現(xiàn)HDLC協(xié)議控制器

    ,解析模塊及其內(nèi)部的CRC碼生成,檢驗(yàn)?zāi)K的方法。FPGA內(nèi)部采用硬件描述語(yǔ)言(HDL)并行設(shè)計(jì)通道的高級(jí)數(shù)據(jù)鏈路控制(HDLC)協(xié)議控
    發(fā)表于 11-04 18:04 ?15次下載
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>HDLC協(xié)議控制器

    基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器

    放電神經(jīng)元計(jì)算模塊的流水線并行架構(gòu),實(shí)現(xiàn)支持雙核雙線程和多節(jié)點(diǎn)多進(jìn)程的FPGA集群設(shè)計(jì)。皮質(zhì)層視覺(jué)仿真模型
    發(fā)表于 03-19 10:35 ?11次下載
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>集群</b>的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器

    通道可編程并行通信接口芯片XDC05的設(shè)計(jì)實(shí)現(xiàn)

    通道可編程并行通信接口芯片XDC05的設(shè)計(jì)實(shí)現(xiàn)(現(xiàn)代電源技術(shù)基礎(chǔ) 楊飛)-該文檔為通道可編程
    發(fā)表于 09-15 11:03 ?4次下載
    <b class='flag-5'>多</b>通道可<b class='flag-5'>編程</b><b class='flag-5'>并行</b>通信接口芯片XDC05的設(shè)計(jì)<b class='flag-5'>實(shí)現(xiàn)</b>

    怎么用FPGA做算法 如何在FPGA實(shí)現(xiàn)最大公約數(shù)算法

    FPGA算法是指在FPGA(現(xiàn)場(chǎng)可編程門陣列)實(shí)現(xiàn)的算法。FPGA是一種可重構(gòu)的硬件設(shè)備,可以
    的頭像 發(fā)表于 08-16 14:31 ?3370次閱讀
    怎么用<b class='flag-5'>FPGA</b>做算法 如何在<b class='flag-5'>FPGA</b><b class='flag-5'>上</b><b class='flag-5'>實(shí)現(xiàn)</b>最大公約數(shù)算法