電子發(fā)燒友網(wǎng)報道(文/周凱揚)臺積電作為目前全球最大的晶圓廠,擁有龐大的客戶基數(shù),為了打造出了一個屬于自己的設(shè)計生態(tài)系統(tǒng),臺積電也成立了一個“開放創(chuàng)新平臺”,將廣大EDA/IP、設(shè)計中心、云服務(wù)廠商納入其中。而作為EDA廠商來說,除了要和IC設(shè)計公司打好關(guān)系以外,同樣要與晶圓廠建立深入合作,這樣才能拿到最新的工藝庫、PDK。
截至2022年7月1日,臺積電“開放創(chuàng)新平臺”中的電子設(shè)計自動化(EDA)聯(lián)盟已經(jīng)有了16家EDA公司的加入,包括Ansys、Cadence、新思、西門子EDA和華大九天等廠商。然而,對于最新的工藝和堆疊封裝技術(shù)來說,臺積電對于EDA工具的認(rèn)證卻僅限于四大頭部EDA廠商,今年10月底,這些廠商也紛紛發(fā)布了自己獲得認(rèn)證的消息。
EDA大廠陸續(xù)獲得認(rèn)證
今年10月25日,Cadence宣布自己的數(shù)字和定制/模擬設(shè)計流程獲得了臺積電N4P和N3E工藝的認(rèn)證,支持最新的設(shè)計規(guī)則手冊和在N3工藝用到的FINFLEX技術(shù)。Cadence設(shè)計流程也為N4P和N3E的PDK進(jìn)行了加強,為工程師提供更簡單的模擬設(shè)計遷移、優(yōu)化的PPA和更快的上市時間。以數(shù)字設(shè)計全流程為例,Cadence為臺積電的N4P和N3E工藝提供了從綜合到簽核ECO的原生混合高度單元行優(yōu)化,實現(xiàn)了更好的PPA。

N3E工藝節(jié)點EDA工具認(rèn)證情況 / 臺積電
新思的數(shù)字和定制設(shè)計流程同樣獲得了臺積電N4P和N3E的EDA工具認(rèn)證,并聲稱其接口IP產(chǎn)品已經(jīng)在N3E工藝節(jié)點上實現(xiàn)了多次成功流片。而且新思的AI設(shè)計工具,DSO.ai和Fusion Compiler,同樣打造出了多個經(jīng)驗證的N3E測試案例,實現(xiàn)了更好的PPA和更快的設(shè)計周期。顯而易見,作為一家逐漸將IP業(yè)務(wù)壯大起來的EDA公司,新思很好地將這兩大業(yè)務(wù)打入了臺積電的設(shè)計生態(tài)中。
西門子EDA的物理驗證平臺Calibre、模擬/混合信號電路驗證平臺Analog FastSPICE也都獲得了臺積電N4P和N3E工藝的認(rèn)證。不過在N3E這個工藝節(jié)點上,西門子EDA目前針對高密度單元庫的APR解決方案和EM/IR分析方案仍在認(rèn)證過程中,不過從N4P這一節(jié)點的情況來看,獲得認(rèn)證也只是時間問題。
不只是最新工藝
獲得了針對臺積電N3E和N4P的認(rèn)證后,自然是為兩大工藝在移動設(shè)備、HPC、定制設(shè)計和模擬設(shè)計遷移上提供了完備的EDA方案,但同樣不可忽視的還有堆疊封裝技術(shù)以及特種工藝,比如3DFabric、不同節(jié)點的毫米波和sub-6G射頻工藝等等。
要想實現(xiàn)2.5D/3D的芯片設(shè)計,尤其需要與EDA/IP廠商的深度聯(lián)合,這樣才能加快封裝/芯片的聯(lián)合設(shè)計,解決散熱、串行/并行IO、ESD等設(shè)計痛點。所以臺積電在今年的技術(shù)論壇上提出了3Dblox的概念,用于解決復(fù)雜系統(tǒng)前端設(shè)計中的分區(qū)問題,比如先分成bump、via、cap和die等模組,再根據(jù)所選的臺積電3D封裝方案(CoWoS、InFO、SoIC)開展模組化的設(shè)計流程。
從目前的認(rèn)證情況上來看,Ansys、Cadence、西門子EDA和新思都已經(jīng)獲得了3Dblox這一設(shè)計方案的認(rèn)證,然而在一些驗證、分析環(huán)節(jié),這幾家獲得的工具認(rèn)證情況有些差異。比如雖然Cadence、西門子EDA和新思都已經(jīng)獲得了物理驗證方案的認(rèn)證,但在電氣驗證上只有Cadence和新思兩家獲得了完備的認(rèn)證,而且新思在EM/IR分析上用到了Ansys的方案。
再者就是臺積電16nm FFC工藝的毫米波射頻認(rèn)證,這一工藝代表了支持毫米波5G的RFIC和5G SoC的下一代方案。幾家EDA廠商中,新思、Ansys和是德科技的毫米波射頻設(shè)計流程獲得了臺積電的16FFC認(rèn)證,Cadence的RFIC設(shè)計解決方案也獲得了該認(rèn)證。
寫在最后
從臺積電的EDA工具認(rèn)證來看,國內(nèi)EDA廠商在打入臺積電設(shè)計生態(tài)上還有很長的路要走,數(shù)字/模擬設(shè)計全流程和晶圓廠的深入合作要兩手抓。畢竟Ansys走的也并非全流程路線,卻依然在不少環(huán)節(jié)獲得了臺積電的EDA工具認(rèn)證,而全流程認(rèn)證走得最遠(yuǎn)的依然是Cadence和新思兩家廠商。
截至2022年7月1日,臺積電“開放創(chuàng)新平臺”中的電子設(shè)計自動化(EDA)聯(lián)盟已經(jīng)有了16家EDA公司的加入,包括Ansys、Cadence、新思、西門子EDA和華大九天等廠商。然而,對于最新的工藝和堆疊封裝技術(shù)來說,臺積電對于EDA工具的認(rèn)證卻僅限于四大頭部EDA廠商,今年10月底,這些廠商也紛紛發(fā)布了自己獲得認(rèn)證的消息。
EDA大廠陸續(xù)獲得認(rèn)證
今年10月25日,Cadence宣布自己的數(shù)字和定制/模擬設(shè)計流程獲得了臺積電N4P和N3E工藝的認(rèn)證,支持最新的設(shè)計規(guī)則手冊和在N3工藝用到的FINFLEX技術(shù)。Cadence設(shè)計流程也為N4P和N3E的PDK進(jìn)行了加強,為工程師提供更簡單的模擬設(shè)計遷移、優(yōu)化的PPA和更快的上市時間。以數(shù)字設(shè)計全流程為例,Cadence為臺積電的N4P和N3E工藝提供了從綜合到簽核ECO的原生混合高度單元行優(yōu)化,實現(xiàn)了更好的PPA。

N3E工藝節(jié)點EDA工具認(rèn)證情況 / 臺積電
新思的數(shù)字和定制設(shè)計流程同樣獲得了臺積電N4P和N3E的EDA工具認(rèn)證,并聲稱其接口IP產(chǎn)品已經(jīng)在N3E工藝節(jié)點上實現(xiàn)了多次成功流片。而且新思的AI設(shè)計工具,DSO.ai和Fusion Compiler,同樣打造出了多個經(jīng)驗證的N3E測試案例,實現(xiàn)了更好的PPA和更快的設(shè)計周期。顯而易見,作為一家逐漸將IP業(yè)務(wù)壯大起來的EDA公司,新思很好地將這兩大業(yè)務(wù)打入了臺積電的設(shè)計生態(tài)中。
西門子EDA的物理驗證平臺Calibre、模擬/混合信號電路驗證平臺Analog FastSPICE也都獲得了臺積電N4P和N3E工藝的認(rèn)證。不過在N3E這個工藝節(jié)點上,西門子EDA目前針對高密度單元庫的APR解決方案和EM/IR分析方案仍在認(rèn)證過程中,不過從N4P這一節(jié)點的情況來看,獲得認(rèn)證也只是時間問題。
不只是最新工藝
獲得了針對臺積電N3E和N4P的認(rèn)證后,自然是為兩大工藝在移動設(shè)備、HPC、定制設(shè)計和模擬設(shè)計遷移上提供了完備的EDA方案,但同樣不可忽視的還有堆疊封裝技術(shù)以及特種工藝,比如3DFabric、不同節(jié)點的毫米波和sub-6G射頻工藝等等。
要想實現(xiàn)2.5D/3D的芯片設(shè)計,尤其需要與EDA/IP廠商的深度聯(lián)合,這樣才能加快封裝/芯片的聯(lián)合設(shè)計,解決散熱、串行/并行IO、ESD等設(shè)計痛點。所以臺積電在今年的技術(shù)論壇上提出了3Dblox的概念,用于解決復(fù)雜系統(tǒng)前端設(shè)計中的分區(qū)問題,比如先分成bump、via、cap和die等模組,再根據(jù)所選的臺積電3D封裝方案(CoWoS、InFO、SoIC)開展模組化的設(shè)計流程。
從目前的認(rèn)證情況上來看,Ansys、Cadence、西門子EDA和新思都已經(jīng)獲得了3Dblox這一設(shè)計方案的認(rèn)證,然而在一些驗證、分析環(huán)節(jié),這幾家獲得的工具認(rèn)證情況有些差異。比如雖然Cadence、西門子EDA和新思都已經(jīng)獲得了物理驗證方案的認(rèn)證,但在電氣驗證上只有Cadence和新思兩家獲得了完備的認(rèn)證,而且新思在EM/IR分析上用到了Ansys的方案。
再者就是臺積電16nm FFC工藝的毫米波射頻認(rèn)證,這一工藝代表了支持毫米波5G的RFIC和5G SoC的下一代方案。幾家EDA廠商中,新思、Ansys和是德科技的毫米波射頻設(shè)計流程獲得了臺積電的16FFC認(rèn)證,Cadence的RFIC設(shè)計解決方案也獲得了該認(rèn)證。
寫在最后
從臺積電的EDA工具認(rèn)證來看,國內(nèi)EDA廠商在打入臺積電設(shè)計生態(tài)上還有很長的路要走,數(shù)字/模擬設(shè)計全流程和晶圓廠的深入合作要兩手抓。畢竟Ansys走的也并非全流程路線,卻依然在不少環(huán)節(jié)獲得了臺積電的EDA工具認(rèn)證,而全流程認(rèn)證走得最遠(yuǎn)的依然是Cadence和新思兩家廠商。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關(guān)注
關(guān)注
44文章
5738瀏覽量
168913 -
eda
+關(guān)注
關(guān)注
71文章
2881瀏覽量
176417
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
性能殺手锏!臺積電3nm工藝迭代,新一代手機芯片交戰(zhàn)
電子發(fā)燒友網(wǎng)報道(文/李彎彎)近日消息,聯(lián)發(fā)科、高通新一波5G手機旗艦芯片將于第四季推出,兩大廠新芯片都以臺積電3nm制程生產(chǎn),近期進(jìn)入投片
臺積電加大亞利桑那州廠投資,籌備量產(chǎn)3nm/2nm芯片
據(jù)最新消息,臺積電正計劃加大對美國亞利桑那州工廠的投資力度,旨在推廣“美國制造”理念并擴展其生產(chǎn)計劃。據(jù)悉,此次投資將著重于擴大生產(chǎn)線規(guī)模,為未來的3nm和2
消息稱臺積電3nm、5nm和CoWoS工藝漲價,即日起效!
)計劃從2025年1月起對3nm、5nm先進(jìn)制程和CoWoS封裝工藝進(jìn)行價格調(diào)整。 先進(jìn)制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm等先進(jìn)制程技術(shù)訂單漲價,漲幅在
臺積電產(chǎn)能爆棚:3nm與5nm工藝供不應(yīng)求
臺積電近期成為了高性能芯片代工領(lǐng)域的明星企業(yè),其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息,臺積電的
臺積電3nm制程需求激增,全年營收預(yù)期上調(diào)
臺積電近期迎來3nm制程技術(shù)的出貨高潮,預(yù)示著其在半導(dǎo)體制造領(lǐng)域的領(lǐng)先地位進(jìn)一步鞏固。隨著蘋果iPhone 16系列新機發(fā)布,預(yù)計搭載的A18系列處理器將采用
臺積電3nm/5nm工藝前三季度營收破萬億新臺幣
據(jù)臺媒DigiTimes最新報告,臺積電在2024年前三季度的業(yè)績表現(xiàn)強勁,僅憑其先進(jìn)的3nm和5nm
谷歌Tensor G5芯片轉(zhuǎn)投臺積電3nm與InFO封裝
近日,業(yè)界傳出重大消息,谷歌手機的自研芯片Tensor G5計劃轉(zhuǎn)投臺積電的3nm制程,并引入臺積
消息稱臺積電3nm/5nm將漲價,終端產(chǎn)品或受影響
據(jù)業(yè)內(nèi)手機晶片領(lǐng)域的資深人士透露,臺積電計劃在明年1月1日起對旗下的先進(jìn)工藝制程進(jìn)行價格調(diào)整,特別是針對3nm和5nm工藝制程,而其他工藝制
臺積電3nm代工及先進(jìn)封裝價格或?qū)⑸蠞q
在全球半導(dǎo)體產(chǎn)業(yè)中,臺積電一直以其卓越的技術(shù)和產(chǎn)能引領(lǐng)著行業(yè)的發(fā)展。近日,據(jù)業(yè)界消息透露,臺積電
臺積電3nm工藝穩(wěn)坐釣魚臺,三星因良率問題遇冷
近日,全球芯片代工領(lǐng)域掀起了不小的波瀾。據(jù)媒體報道,臺積電在3nm制程的芯片代工價格上調(diào)5%之后,依然收獲了供不應(yīng)求的訂單局面。而與此同時,韓國的三星電子在
臺積電斬獲Intel 3nm處理器訂單,為酷睿Ultra 200系列助力
近日,半導(dǎo)體界傳來了一則令人振奮的消息。據(jù)業(yè)內(nèi)權(quán)威人士透露,全球知名的晶圓代工廠臺積電已成功斬獲Intel的3nm PC處理器訂單,這一里程碑式的合作將覆蓋Intel即將
臺積電獲英特爾3nm芯片訂單,開啟晶圓生產(chǎn)新篇章
近日,據(jù)業(yè)界知情人士透露,全球知名的半導(dǎo)體制造巨頭臺積電已成功獲得英特爾即將推出的筆記本電腦處理器系列的3nm芯片訂單,標(biāo)志著雙方合作的新里
臺積電3nm產(chǎn)能供不應(yīng)求,驍龍8 Gen44成本或增
在半導(dǎo)體行業(yè)的最新動態(tài)中,三星的3nm GAA工藝量產(chǎn)并未如預(yù)期般成功,其首個3nm工藝節(jié)點SF3E的市場應(yīng)用范圍相對有限。這一現(xiàn)狀促使了科技巨頭們紛紛轉(zhuǎn)向臺
臺積電3nm工藝產(chǎn)能緊俏,蘋果等四巨頭瓜分
據(jù)臺灣媒體報道,近期全球芯片制造巨頭臺積電面臨了3nm系列工藝產(chǎn)能的激烈競爭。據(jù)悉,蘋果、高通、英偉達(dá)和AMD這四大科技巨頭已經(jīng)率先瓜分完了臺
評論