Vivado Design Suite 可提供圍繞 IP 的設計流程，支持您將來自各種設計的 IP 模塊添加到自己的設計中。此環境的核心是可擴展的 IP 目錄，其中包含 AMD 賽靈思提供的即插即用 IP。IP 目錄可通過添加以下內容來加以擴展：

來自 System Generator for DSP 設計的模塊（源自 Simulink 算法的 MATLAB）

Vivado 高層次綜合 (HLS) 設計（C/C++ 算法）

第三方 IP

使用 Vivado IP 封裝器工具封裝為 IP 的設計

下圖顯示了圍繞 IP 的設計流程：

在設計中使用 IP 的方法包括：

使用“Managed IP”（托管 IP）流程來自定義 IP 并生成輸出文件（包括綜合后的設計檢查點 (DCP)），這樣即可

保留自定義設置以供在當前和未來版本中使用。如需了解更多信息，請參閱第 3 章：使用“Manage IP”工程。

從工程訪問 IP 目錄，以自定義 IP 并將其添加到設計中。IP 文件可存儲在工程本地，或者對于小型團隊規模的工程，建議將其存儲在工程外部。

源文件的添加方法是右鍵單擊 IP integrator 畫布并將 RTL 模塊添加到設計圖中，這樣即可提供“RTL on Canvas”（畫布上的 RTL）。

在非工程腳本流程中創建并自定義 IP，并生成輸出文件（包括生成 DCP）。

在工程模式或非工程模式下使用 IP 的方法是引用已創建的賽靈思核實例 (XCI) 文件，推薦在處理由多名團隊成員協作完成的大型工程時采用此方法。

按設計進程瀏覽內容

硬件、IP 和平臺開發

為硬件平臺創建 PL IP 塊、創建 PL 內核、子系統功能仿真以及評估 Vivado 時序收斂、資源使用情況和功耗收斂。還涉及為系統集成開發硬件平臺。本文檔中適用于此設計進程的主題包括：

第 2 章：IP 基礎知識

第 3 章：使用“Manage IP”工程

系統集成與確認

通過板級原理圖和開發板布局來設計 PCB。還包含功耗、散熱以及信號完整性注意事項。本文檔中適用于此設計進程的主題包括：

處理調試 IP

IP 術語

Vivado IDE 使用下列術語來描述 IP、其存儲位置及其表述方式。