女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在Vitis加速設計中為Kernel創建面積約束

鄧長生 ? 來源:鄧長生 ? 作者:鄧長生 ? 2022-08-02 09:38 ? 次閱讀

Alveo系列開發板上的平臺其實是一個DFX設計的靜態部分,在Vitis 統一軟件平臺中使用Alveo系列開發板設計加速Kernel, 最終這些Kernel的邏輯會在分布在DFX設計的動態區域。

本篇將介紹如何為Kernel的邏輯做floorplan(畫Pblock),人為控制Kernel邏輯的布局。

我們以經典Example design“Vector Addition” 為例:

1. 打開Vitis 2020.2,創建新的 Application Project

File -> New -> Application project

2. 選擇xilinx_u200_qdma_201910_1平臺 (本篇討論的方法不局限于某個具體平臺)

3. 選擇打開Example Design "Vector Addition"

4. 對Hardware Flow 在Link階段設置 "-R2",然后Build

此處report level 選擇-R2:VPL(Vitis Platform link) 過程輸出更多中間文件, 后續我們會用到畫Kernel Pblock所需要的opt.dcp

pYYBAGGYHrqAfItSAADnwMZ_bJo435.png

5. 不用等到生成xclbin文件,VPL完成opt_design步驟之后我們就能看到XX_opt.dcp 文件.

XX_opt .dcp 所在目錄及文件名:

vitis_pblock_u200/vadd_test_system_hw_link/Hardware/binary_container_1.build/link/vivado/vpl/prj/prj.runs/impl_1 

pfm_top_wrapper_opt.dcp

6. 把這個XX_opt.dcp拷貝到另外的目錄,并用Vivado打開這個dcp 文件

pYYBAGGYHruAbYjgAABXk7VZLSg742.png

7. 查看已有的Pblock。主菜單 Window -> Physical Constraints

poYBAGGYHryAQmyOAAChXbBCUpw194.png


在這個視圖可以看到平臺已經為動態區域在各個SLR中設置了相應的Pblock, 而且需要注意的是,設計中已有的Pblock是有層級關系的

例如:pblock_dynamic_region 包含三個下級pblock:

pblock_dynamic_SLR0,

pblock_dynamic_SLR1,

pblock_dynamic_SLR2,

提醒:不同平臺SLR的數目也可能是不同的. 不同平臺中自帶pblock的名字有差異是正常的. 需要用戶自己觀察.

為Kernel模塊生成的Pblock應該是pblock_dynamic_SLR0 這一級Pblock 的子模塊, 工具支持把同一個Kernel的不同部分放置到多個SLR中,用戶需要保證跨SLR路徑的時序.

8. 為Kernel模塊畫Pblock

在這里嘗試把Kernel 放置在pblock_dynamic_SLR0所屬的中心區域

. 在Vivado的Netlist View中選中Kernel 模塊

例子中的模塊名是 pfm_top_i/dynamic_region/krnl_vadd_1

. 可以在Cells properties 窗口看到這個模塊當前所屬的Pblock是pblock_dynamic_region

poYBAGGYHr6AIziMAACysjYj0-M030.png

. 點擊Device 視圖中的"Draw Pblock" 按鈕, 在Device視圖上原有pblock_dynamic_SLR0的范圍內畫一個方框,新畫的Pblock所覆蓋面積要被原Pblock完全包含. 畫完之后還可以選中Pblock微調Pblock的邊界,同時為了不影響原來Pblock的結構,在TCL CONSOLE中用以下命令把新Pblock的Parent Pblock設置成pblock_dynamic_SLR0:

set_property PARENT pblock_dynamic_SLR0 [get_pblocks pblock_krnl_vadd_1]

. 再看Kernel 模塊的Pblock屬性,已經變為pblock_krnl_vadd_1

poYBAGGYHr-AHfvDAADrNWsvQGQ739.png

在TCL CONSOLE中會打印出了畫pblock相應的約束,我們可以將這些約束拷貝到一個新的tcl文件中保存.

(在這里保存到kernel_pblock.tcl)

pYYBAGGYHsCARyabAAAxDcQd3OM287.png

看下更新的Pblock結構,新生成的pblock_krnl_vadd_1 是pblock_dynamic_SLR0的Child Pblock

poYBAGGYHsGAOkNOAACQ0GpIHoc098.png

繼續在TCL CONSOLE執行 place_design 命令完成布局

理論上這一步可以跳過,如果你確信你畫的Pblock沒有問題的話。

完成place_design之后,可以觀察一下Kernel 的資源在Device 上的實際分布情況

pYYBAGGYHsKAVCzaAADZaA1Fa9I356.png

可以看到Kernel的邏輯全部都分布在剛才所畫的Pblock 區域內

poYBAGGYHsSAGaCAAAGp_Tb6WxI859.png

pYYBAGGYHsWAZntAAAMwSamYIG4356.png

9. 在Vitis的link階段做以下設置,使之前保存的畫Pblock的命令在VPL(Vitis Platform link) 的place_design步驟執行之前生效

--vivado.prop run.impl_1.STEPS.PLACE_DESIGN.TCL.PRE=XX/kernel_pblock.tcl

pYYBAGGYHseAJnhHAADl-uS05aY930.png

10. 重新build Vitis 的Hardware flow, 之前加入的命令就會生效。

總結: 這就是一個簡單的為Kernel邏輯創建面積約束(Pblock)的過程, 實際用戶也可以為Kernel的子模塊創建Pblock,這方面工具沒有限制。


審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 開發板
    +關注

    關注

    25

    文章

    5495

    瀏覽量

    101998
  • Kernel
    +關注

    關注

    0

    文章

    48

    瀏覽量

    11536
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發商

    精彩看點 此次收購將幫助系統級芯片 (SoC) 設計人員通過經市場檢驗的時序約束管理能力來加速設計,并提高功能約束和結構約束的正確性 ? 西門子宣布 收購 Excellicon 公司
    的頭像 發表于 05-20 19:04 ?489次閱讀
    西門子再收購EDA公司  西門子宣布收購Excellicon公司  時序<b class='flag-5'>約束</b>工具開發商

    PCB Layout 約束管理,助力優化設計

    本文重點PCBlayout約束管理在設計的重要性Layout約束有助避免一些設計問題設計可以使用的不同約束在PCB設計規則和
    的頭像 發表于 05-16 13:02 ?192次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優化設計

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序
    的頭像 發表于 03-24 09:44 ?2433次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>

    使用AMD Vitis進行嵌入式設計開發用戶指南

    Zynq MPSoC 和 AMD Alveo 數據中心加速器卡)目標的異構嵌入式應用。 Vitis 工具包括: C++ 編譯器、庫和本征函數,適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發表于 01-08 09:33 ?1252次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進行嵌入式設計開發用戶指南

    淺談多目標優化約束條件下充電設施有序充電控制策略

    隨著電動汽車的普及,充電設施的需求日益增長,如何在多目標優化約束下實現充電設施的有序充電成為亟待解決的問題。新能源汽車的快速發展清潔能源和可持續交通帶來了新機遇,但也引出了許多問題。其中,充電設施的有序充電控制策略在多目標優化
    的頭像 發表于 01-07 13:17 ?396次閱讀
    淺談多目標優化<b class='flag-5'>約束</b>條件下充電設施有序充電控制策略

    瑞芯微RK3588開發板Android修改kernel logo

    /kernel-5.10/logo_kernel.bmp 下的 logol_kernel.bmp 即可。作者替換后 logo 顯示效果如下圖所示: 更多內容可以了解迅RK3588開
    發表于 12-24 10:56

    時序約束一主時鐘與生成時鐘

    的輸出,對于Ultrascale和Ultrascale+系列的器件,定時器會自動地接入到GT的輸出。 1.2 約束設置格式 主時鐘約束使用命令create_clock進行創建,進入Timing
    的頭像 發表于 11-29 11:03 ?1205次閱讀
    時序<b class='flag-5'>約束</b>一主時鐘與生成時鐘

    AMD Vitis Unified Software Platform 2024.2發布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發表于 11-27 15:47 ?623次閱讀

    何在TMS320C6727 DSP上創建基于延遲的音頻效果

    電子發燒友網站提供《如何在TMS320C6727 DSP上創建基于延遲的音頻效果.pdf》資料免費下載
    發表于 10-16 10:35 ?0次下載
    如<b class='flag-5'>何在</b>TMS320C6727 DSP上<b class='flag-5'>創建</b>基于延遲的音頻效果

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設計和分析起著至關重要的作用。 一、電氣
    的頭像 發表于 08-25 09:34 ?1799次閱讀

    深度解析FPGA的時序約束

    建立時間和保持時間是FPGA時序約束兩個最基本的概念,同樣在芯片電路時序分析也存在。
    的頭像 發表于 08-06 11:40 ?1218次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的時序<b class='flag-5'>約束</b>

    何在SQL創建觸發器

    的業務邏輯,以及執行審計和記錄更改歷史等功能。下面,我將詳細解釋如何在SQL創建觸發器,并附帶示例代碼。
    的頭像 發表于 07-18 16:01 ?3161次閱讀

    何在Draftsman創建PCB制造圖紙

    在制作PCB的過程,繪制面板制造圖紙是不可或缺的一步。單個PCB的制造圖紙只顯示單個PCB的鉆孔和板特征,但這些需要合并到整個面板的一張圖紙。根據不同公司或制造商的具體需求,一些設計團隊需要接手創建面板圖紙,包括指定拆板方法
    的頭像 發表于 07-16 09:30 ?880次閱讀
    如<b class='flag-5'>何在</b>Draftsman<b class='flag-5'>中</b><b class='flag-5'>創建</b>PCB制造圖紙

    何在引腳映射器文件添加TC322?

    我想在AURIX Development Studio TC322 創建一個引腳映射文檔。 遺憾的是,我只能在那里找到 TC33X 及更高版本。 如何在這里添加所需的控制器?
    發表于 07-04 07:01

    linux kernel通過修改鏈接腳本lds文件,如何在esp32的linker.lf文件實現?

    linux kernel通過修改鏈接腳本lds文件實現,請問如何在esp32的linker.lf文件實現? linux kernel實現過程: 鏈接腳本: . = ALIGN(4
    發表于 06-26 06:19